La memoria SRAM no es estatica dinamica muy rapido se encuentra en las memorias de cache L1 y L2.
La memoria DRAM no es dinamica estatica debe ser refrescada electricamente se encuentra en los zocalos de la placa base.
De los siguientes módulos de memoria, cual ya no se utiliza? DIMM SIMM SIMM DDR RIMM.
Cual de estos tipos de memoria no es DRAM? SDRAM DDR SRAM RDRAM.
En el microprocesador de los 8 nucleos cuanta memoria caches se pueden encontrar solo se usara la L1 L1,L2 Y L3 L1, L2 L1,L3 Y la L2 no se usara .
El FSB es Es el bus que comunica con el microprocesador con la memoria RAM Es el bus que comunica con el microprocesador con Northbridge Es el bus que comunica con el microprocesador con la BIOS Es el bus que comunica con el microprocesador con el Sourthbridge.
La bios usa una memoria DRAM SRAM EEPROM DROM.
El northbridge no es un bus primario es el bus de mayor velocidad de transferencia conezta los buses PC1 PC1e IDE USB une el microprocesador, la memoria y la adaptacion.
El sourthbridge une el microprocesador, la memoria y el adaptador de video es el bus primario es un puente para aceder a otros buses mas lento es de mayor velocidad de trasferencia .
Cual de los siguientes tipos de conexiones es paralelo RS-232 PATA USB SATQA.
Cual de los siguientes tipos de conexiones es serie IDE o ATA SCSI SATA PATA.
HDMI es una interfez de video video y audio audio ninguna de las respuestas es correcta .
El concepto mas innovador en el modelo Von Neumann es.. Las instrucciones los datos se almacenan en caches separadas el programa y los datos son almacenados juntos en memoria se introduce el concepto de la unidad aritmetico-logica permite que la cpu acceder simultaneamente a las dos memorias.
El moelo de von Neuman se compone de Unidad de control, Unidad de memoria y unidad de E/S Unidad de control, Unidad de memoria y ALU Unidad de control, registro y ALU Unidad central de proceso, unidad de memoria y unidad de E/S.
El modelo de von Neuman se comunican a traves de bus de direcciones/datos y bus de control un bus unico bus de datos, de direcciones y bus de control bus de control/datos y bus de direcciones .
La unidad Aritmetico-Logica puede realizar operaciones aritmetica y logica aritmetica aritmética, lógicas y de desplazamiento de bits lógicas.
el ciclo de la instruccion o ciclo de maquina o cliclo de fletch se puede dividir en: 4 fases 2 fases busqueda y ejecucion 3 fases 2 fases incrementar cp,ejecutar R1.
En la unidad de memoria se almacena los datos que se ejecutan en el CPU se almacena solo en el programa se almacena el programa y los datos que va a ejecutar el cpu ninguna de las anteriores .
cada palabra esta formada por una serie de celdas a las que se accede en paralelo en serie en paralelo y en serie segun el modo ninguna de las anteriores.
suma de 4,2 no se puede saber 6 8 ninguna es correcta.
suma entre 5 01 no se puede saber 6 8 Ninguna respuesta es valida.
suma entre 4 01 no se puede saber 5 3 Ninguna respuesta es valida.
unidad central de process esta formada por unidad atitmetica logica, unidad de control, registro,buses internos unidad atitmetica logica, unidad de control, registro,buses internos unidad atitmetica logica,secuenciador,registro secuenciador,registro y contador de programa.
La matriz de la memoria organizada en palabras cada una de las cuales tiene asignada un numero de secuencia un dato una direccion que indica su posicion ninguna de las anteriores.
En la representacion en como flotante tenemos 11bits dedicados al campo exponente ¿cual sera el sesgo? 127 128 1023 1024.
|
