En arquitecturas de tipo DSM se usan protocolos: MESI MSI De espionaje (snooping). Basados en directorio.
Una de las ventajas de los protocolos de espionaje es que: Hay 1 procesador que se encargan de la sincronización. Existe poca comunicación entre los procesadores al existir una estructura centralizada No existe una estructura de datos centralizada. Los datos están siempre en alguna de las cachés de los procesadores.
DSM es Un tipo de multiprocesador con memoria compartida centralizada Un procesador con memoria centralizada de acceso no uniforme Un tipo de multiprocesador con memoria compartida distribuida Dynamic Shared Memory,un multiprocesador de memoria dinámica virtual.
MSI es: Un protocolo de invalidación de caché basado en directorios. Multi Symmetric Instruction: ILP a nivel de multiprocesadores simétricos. Un protocolo de actualización de caché que asegura la coherencia de los datos Un protocolo de invalidación de caché que asegura la coherencia de los datos y está basado en espionaje del bus.
SMP es Un tipo de multiprocesador con memoria compartida distribuida. Single Mono Processor, un procesador de un solo core. Un procesador con memoria centralizada de acceso no uniforme. d. Un tipo de multiprocesador con memoria compartida centralizada.
Los cerrojos Nunca deben utilizarse porque son ineficientes No pueden implementarse para que respeten el orden de llegada Sólo pueden ser implementados con espera activa Pueden ser implementados para que respeten el orden de llegada.
Un multiprocesador es: Un computador formado por procesadores altamente acoplados coordinado por un sistema operativo único. Un computador formado por procesadores altamente acoplados coordinado por varios sistemas operativos. Varios procesadores integrados en una placa que no comparten ningún elemento de entrada/salida Un computador formado por varios cores cada uno con su espacio de memoria virtual.
Un sistema de memoria es coherente si Cualquier escritura de una posición devuelve el valor más reciente que se haya escrito en esa posición Cualquier lectura de una posición devuelve el valor más reciente que se haya escrito en esa posición Cualquier lectura de una posición devuelve el valor más reciente que se haya leído en esa posición Cualquier escritura de una posición devuelve el valor más reciente que se haya leído en esa posición.
Un sistema con consistencia secuencial: Ordena, en cada ciclo de reloj, los accesos a memoria secuencialmente según el índice asignado a cada procesador. Solamente tiene sentido cuando es monoprocesador. Mantiene para cada procesador el orden de las operaciones sobre memoria emitidas por cada uno de ellos Se puede demostrar que obtiene el mayor rendimiento posible para una tecnología de memoria concreta.
El modelo de consistencia de memoria: Solamente afecta a la interacción caché-memoria siendo transparente para el resto del sistema No afecta al rendimiento puesto que es completamente transparente para el compilador Solamente afecta al diseño del bus o red de interconexión para hacerlo transparente al resto del sistema Afecta a la programabilidad del sistema ya que influye en la visión que el programador tiene de la memoria.
los modelos de consistencia de memoria Son fundamentalmente para construir sistemas multiprocesadores basados en paso de mensajes Establecen cómo se arbitra el bus de acceso a memoria Especifican qué imagen de la memoria se ofrece al programador Solamente indican qué mensajes han de intercambiar las cachés para mantener la coherencia y cuando se producen dichos intercambios.
El modelo de consistencia de adquisición/liberación: A diferencia de la consistencia débil no distingue operaciones de sincronización. Es menos relajado que la consistencia débil. Es más relajado que la consistencia u ordenación débil Es un modelo teórico que no tiene implementación práctica.
El modelo relajado de consistencia de memoria denominado consistencia u ordenamiento débil: Es un modelo teórico que no tiene implementación práctica. Asume que la reordenación de operaciones de datos entre operaciones de sincronización no afecta a la corrección del programa Intercala operaciones de datos y operaciones de sincronización. En algunos casos permite reorganizar las operaciones de sincronización.
Una barrera en la sincronización de procesos: Es usada para la sincronizar fases de un programa, garantizando que ningún proceso la supera hasta que todos han llegado a ella Permite hacer un multicast a todos los procesos enviándoles un valor. Permite hacer un multicast a todos los procesos solicitando un valor. Se trata de un contador que cuando llega a un determinado valor se reinicia.
La operación LL/SC es Es una instrucción atómico que carga un elemento de memoria y almacena una condición en la misma posición Una operación que se realiza en dos fases,de tal modo que la primera instrucción carga un dato de memoria de un registro y la segunda realiza un almacenamiento a memoria si dicho dato no ha cambiado Es una instrucción no atómica que carga un elemento y almacena una condición en la misma posición Load Low/Store Case,carga un elemento de la parte baja de la memoria y almacena en el caso que sea necesario.
Indique qué característica de las siguientes NO pertenece a un directorio centralizado: Se puede tener problemas de escalabilidad, con el número de procesadores. Evita multidifusión (broadcast). Distintas peticiones de coherencia van a distintos directorios Es un cuello de botella.
La espera activa en la sincronización de hilos: Se realiza completamente en modo usuario. El proceso espera indefinidamente con lo que queda bloqueado siempre. El proceso espera un tiempo definido y si no se cumple una condición de actividad aborta la operación que quería realizar. Es un mecanismo de sincronización en el que el proceso se queda bloqueado en una cola activa.
En un sistema con consistencia secuencial Las operaciones de memoria parecen como si se ejecutarán atómicamente unas con respecto a las otras Las operaciones de memoria de los distintos procesadores se ordenan según un orden arbitrario que fija la red de interconexión No se puede escribir dos veces seguidas sobre la misma posición de memoria por parte de procesadores distintos Las cachés son siempre de escritura inmediata(Write-through).
En la sincronización de datos en memoria compartida, Test and Set es: Es una secuencia atómica que transfiere el dato de una posición de memoria a un registro y escribe “1” en dicha posición de memoria. Es una secuencia atómica que transfiere el dato de una posición de memoria a un registro y escribe “0” en dicha posición de memoria. Es una secuencia de intercambio de datos entre multicores, de forma atómica. Es una secuencia que transfiere el dato de una posición de memoria a un registro y escribe “1” en dicha posición de memoria.
|
