La creación de los transistores fue uno de los cambios tecnológicos que
originaron un cambio de generación. V F.
Uno de los factores que influyen en la capacidad de proceso de la cpu es el
juego de instrucciones. V F.
La taxonomía de flynn se basa en el número de unidades de control y de
procesadores disponibles en el computador. V F.
El tiempo de ciclo de los dispositivos de E/S es mayor que el tiempo de ciclo de
la CPU y este es mayor que el tiempo de ciclo de memoria. V F.
La segmentación encauzada es una técnica de implementación por la cual se
solapa la ejecución de multiples instrucciones. V F.
La arquitectura abstracta especifica la operación que realiza cada componente
individual del nivel como parte de la estructura. V F.
En el nivel de componente está compuesto por biestables, puertas lógicas, etc. V F.
La arquitectura de computadores abarca entre otros aspectos los elementos
del computador y como interactúan entre ellos. V F.
La evolución en las arquitecturas de computadores las dictamina únicamente la
tecnología. V F.
Los procesadores vectoriales dentro de la taxonomía de flynn se encuentran
clasificados en SDMI. V F.
El tiempo de ejecución de CPU se puede calcular multiplicando el numero de
instrucciones por el numero de ciclos por instrucción y por la frecuencia de
ciclos de reloj. V F.
En un benchmark el computador se pone a prueba con un juego variado de
programas. V F.
La única medida fiable del rendimiento es el tiempo de ejecución de los
programas reales . V F.
Los riesgos de control se producen cuando existe dependencias entre los
recursos usados por dos instrucciones distintas. V F.
La latencia media de ciclo se calcula como la suma de las latencias de ciclo
entre el numero de estados. V F.
Una detención debida a un riesgo provoca que se detenga la instrucción actual,
pero no implica que se detengan las siguientes obligatoriamente. V F.
Si tenemos un vector de latencias prohibidas ={2,4,5}, su vector de colisiones es
=(01011). V F.
La segmentación retarda la ejecución de una instrucción frente a su ejecución
en un procesador secuencial. V F.
En un estado preciso las instrucciones que se encuentran en una posición
posterior al PC no se ejecutan. V F.
El estudio de la arquitectura de un computador incluye el lenguaje maquina del
computador, la microarquitectura del procesador y la interfaz para los
programas en lenguaje máquina . V F.
El paralelismo a nivel de instrucción se puede explotar a través del sistema
operativo. V F.
En un procesador segmentado cuando se produce una detención debido a un
riesgo, el procesador detiene todas las instrucciones que se estaba procesando
hasta que se elimine dicho riesgo. V F.
En una unidad funcional con segmentación lineal, la tabla de reserva es
siempre una diagonal. V F.
Una colisión en una unidad funcional es una situación donde operaciones,
inicializadas en ciclos diferentes, tratan de acceder a la misma etapa. V F.
En un procesador superescalar la etapa de captación introduce las
instrucciones en una estructura denominada ventana de instrucciones. V F.
En la predicción de saltos verdadera dinámica, la predicción puede cambiar
cada vez que se va a ejecutar esta, según la historia previa de saltos tomadosno tomados para dicha instrucción. V F.
A la hora de calcular el tiempo de CPU en un programa hay que considerar el
numero de operaciones que tiene el programa y el numero de operaciones que
codifica cada instrucción. V F.
En un procesador vectorial, el repertorio de instrucciones maquina incluye
instrucciones donde los operandos y los resultados son exclusivamente
vectores. V F.
En un procesador vectorial, si los bits que indican la dirección del modulo son
los menos significativos, se habla de entrelazado de orden inferior. V F.
En la velocidad de la maquina influye el tiempo de acceso a memoria. V F.
Dentro del concepto de arquitectura de un computador no se incluye los
procedimientos cuantitativos para la evaluación de los computadores . V F.
El paralelismo a nivel de programa se puede explotar a nivel de arquitectura. V F.
Las instrucciones de tipo arirmetico-logicas acceden a memoria. V F.
Un riesgo estructural se produce cuando una instrucción no ha terminado de
calcular un dato que otra instrucción posterior necesita. V F.
En un procesador segmentado DLX las siguientes instrucciones no producen
detención si existen caminos de bypass:
LW R1,45(R2)
ADD R5,R6,R7
SUB R8,R1,R7,
OR R9,R6,R7 V F.
Una interrupción precisa permite garantizar que después de una interrupción
no catastrófica el proceso interrumpido continúe correctamente. V F.
En un procesador Superescalar, el orden de captación y decodificación es
inalterable. V F.
En un buffer de renombrado ROB, cuando el bit de valor valido esta a 1, el bit
ultimo también se encuentra a 1. V F.
En predicción dinámica implícita se almacena la dirección de la instrucción que
se ejecutó después de la instrucción de salto en cuestión. V F.
En una maquina vectorial con registros, salvo la carga y el almacenamiento el
resto de las operaciones se realizan con registros. V F.
En una maquina vectorial, si los bits que indican el modulo son los menos
significativos se habla de entrelazado de orden inferior. V F.
La frecuencia de reloj no influye en el tiempo de CPU. V F.
La captación introduce las instrucciones en una estructura de datos llamada
ventana de instrucciones. V F.
En la predicción dinámica implícita se almacena la dirección de la instrucción
que se ejecutó después de la instrucción de salto en cuestión. V F.
El buffer de renombrado de tipo asociativo permite varias escrituras
pendientes sobre el mismo registro V F.
El salto retardado es una técnica útil en los procesadores superescalares. V F.
En VLIW, la decisión sobre qué operaciones se pueden ejecutar de forma
paralela recae directamente en el compilador. V F.
Los procesadores vectoriales explotan especialmente el paralelismo funcional. V F.
La propiedad de conectividad hace referencia a la capacidad de encontrar
caminos alternativos entre un origen y un destino debido a la presencia de
alteraciones en la red. V F.
Los multiprocesadores de tipo UMA tienen un tiempo acceso a memoria
unificado. V F.
El número de ciclos por instrucción influye directamente en el tiempo de CPU
de un programa. V F.
La planificación en trazas es un mecanismo de optimización en los
procesadores vectoriales. V F.
Una de las ventajas de los procesadores vectoriales es que se reducen los
riesgos de control. V F.
En un procesador vectorial, el entrelazado consiste en distribuir el espacio de
memoria del procesador entre distintos módulos de memoria que pueden ser
accedidos de forma paralela. V F.
En los multicomputadores no es necesario el uso de monitores ni otros
mecanismos de sincronización, ya que el paso de mensajes lo hace por sí
mismo. V F.
La arquitectura MIMD de tipo COMA (caché Only Memory Access) es de tipo
UMA (Uniform Memory Access). V F.
Los protocolos de coherencia de caché permiten que cada escritura en un
bloque sea visible para las demás cachés. V F.
En el encaminamiento en MIMD, Starvation (muerte por inanición) se produce
cuando un paquete solicita un recurso y nunca se lo dan. V F.
La técnica de reordenado de código requiere software adicional, igual que el
adelantamiento. V F.
En los procesadores superescalares los datos se pasan por caminos de bypass. V F.
|
