Indique cuál de las siguientes respuestas no fue un efecto de la aparición de los procesadores RISC: El dominio del paralelismo a nivel de hilo. No hay relación entre RISC y paralelismo a nivel de hilo. Dominio de computadores basados en microprocesador. Mejora del ratio coste/rendimiento. Mejora de la capacidad disponible.
Indique qué propiedad de los procesadores ha seguido creciendo exponencialmente a partir de 2005: El número de transistores. La frecuencia de reloj. La potencia (medida en Watios). El rendimiento por ciclo de reloj.
La Ley de Moore está relacionada con:
El incremento del número de transistores a lo largo del tiempo.
El incremento del consumo de potencia a lo largo del tiempo.
El incremento de la frecuencia de reloj a lo largo del tiempo.
El incremento del rendimiento por unidad de potencia a lo largo del tiempo.
.
Un Warehouse-Scale Computer (WSC) se clasifica como:
SIMD SISD MISD MIMD .
Un clúster de computadores se clasifica como:
SISD MISD MIMD
SIMD.
Una GPU se clasifica como:
SIMD
SISD MIMD MISD.
Indique cuál de los siguientes modelos no requiere necesariamente la reestructuración de los programas:
ILP: Instruction Level Parallelism
TLP: Thread Level Parallelism
DLP: Data Level Parallelism
RLP: Request Level Parallelism
.
Un computador MIMD
Puede mantener todos los datos en un único espacio de direcciones de memoria.
Es más caro que SIMD
Es más barato de SIMD
Es menos flexible que SIMD
.
El paralelismo a nivel de instrucción:
Requiere la transformación de los programas por el programador
Requiere procesadores superescalares.
Solamente es posible en presencia de múltiples unidades funcionales.
Oculta los detalles del paralelismo gracias al soporte del compilador
.
La ISA de MIPS:
Utiliza instrucciones de longitud variable.
Es del tipo registro/memoria
Utiliza bifurcaciones con condiciones sobre bits con código de condición.
Requiere que todos los accesos estén alineados
.
El paralelismo a nivel de instrucción:
Explota el paralelismo de datos o tareas en hardware altamente acoplado, permitiendo interacción entre hilos.
Explota el paralelismo en tareas altamente desacopladas.
Explota el paralelismo de datos aplicando una instrucción a varios datos en paralelo.
Explota el paralelismo de datos con ayuda del compilador.
.
Durante el periodo histórico que va de 1986 a 2005 el crecimiento del rendimiento de los procesadores:
Fue aproximadamente del 25% anual
Se estancó
Fue del 52% durante el período
Fue el 52% al año .
.
La Ley de Moore dejó de cumplicarse a partir de 2005
Verdadero Falso.
El paralelismo a nivel de peticiones:
Explota el paralelismo de datos o tareas en hardware altamente acoplado,permitiendo interacción entre hilos.
Explota el paralelismo de datos con ayuda del compilador.
Explota el paralelismo de datos aplicando una instrucción a varios datos en paralelo.
Explota el paralelismo en tareas altamente desacopladas .
.
La ISA x86:
Requiere que todos los accesos estén alineados
Utiliza bifurcaciones sobre valores de registros
Es del tipo load/store
Utiliza instrucciones de longitud variable .
.
Las arquitecturas vectoriales y las GPU:
Explotan el paralelismo de datos aplicando una instrucción a varios datos en paralelo
Explota el paralelismo de datos con ayuda del compilador.
Explota el paralelismo de datos o tareas en hardware altamente acoplado,permitiendo interacción entre hilos.
Explota el paralelismo en tareas altamente desacopladas.
.
Un procesador multi-core se clasifica como:
MIMD MISD SISD
MISD.
.
El primer microprocesador(intel 4004) fue un procesador de:
32 bits
8 bits
16 bits
4 bits .
.
La potencia dinámica:
Crece cuadráticamente con la frecuencia de conmutación.
Es independiente de la frecuencia de conmutación.
Crece linealmente con el voltaje.
Crece linealmente con la frecuencia de conmutación .
.
El término arquitectura de computadores:
Describe la implementación física del microprocesador
Describe el diseño lógico y físico del microprocesador
Describe la interconexión interna de los elementos del microprocesador
Describe los atributos del computador visibles para el programador.
.
Un procesador de un único núcleo se clasifica como:
SISD
MIMD SIMD MISD.
El benchmark EEMBC es
Un benchmark para empotrados
Forma parte de SPEC
Un benchmark para servidores
Un benchmark para desktop
.
En los últimos años el ancho de banda de los procesadores
Ha mejorado mucho más que la latencia
Ha mejorado menos que la latencia
.
La carga capacitiva
Depende de la frecuencia de conmutación
Depende del número de transistores conectados a una entrada
Depende del voltaje
Depende del número de transistores conectados a una salida.
¿Cuál no es una técnica de eficiencia energética en procesadores?
Escalado dinámico de voltaje y frecuencia
Uso de memorias caché multinivel
Overclocking automático
Desactivación del reloj de unidades inactivas
.
En el Benchmark SPEC:
Todos los programas utilizan aritmética de enteros.
Hay una mezcla de programas enteros y coma flotante.
Todos los programas utilizan aritmética de punto de navegación.
Todos los programas están escritos en Java, C o C ++.
.
La fiabilidad es una función de probabilidad R, de modo que R (0) es siempre igual a:
1 Infinito 0 Un valor entre 0 y 1.
La fiabilidad es una función de probabilidad R, de modo que R (1) es siempre igual a:
1 0 Infinito Un valor entre 0 y 1.
La disponibilidad:
No depende del tiempo medio entre fallos.
Es una métrica definida para un instante de tiempo.
Es una métrica que considera un intervalo de tiempo.
Es una métrica constante independiente del tiempo.
.
La única métrica totalmente fiable para comparar el rendimiento de dos computadores es:
El tiempo de respuesta
La ejecución de programas reales
El tiempo de CPU
La ejecución de benchmarks sintéticos.
.
El mayor problema con RAID4 es:
El disco de paridad se convierte en un cuello de botella
Siempre pierde el 50 % del espacio de almacenamiento
La implementación es muy costoso
No ofrece tolerancia a fallos.
.
El Benchmark de SPECWeb es: Forma parte de SPEC
Un Benchmark para el Desktop(escritorio).
Un Benchmark para empotrados.
Un Benchmark para los servidores. .
En un sistema paralelo: La fiabilidad es el producto de las fiabilidades individuales La fiabilidad del sistema es menor que cualquier fiabilidad individual El sistema falla cuando algún componente falla La fiabilidad del sistema puede ser superior a las fiabilidades de los componentes.
La configuración del discos espejos (mirroring) corresponde a:
RAID 1
RAID 1+0
RAID 0+1
RAID 0.
.
La fiabilidad es una función de probabilidad R, de modo que R (infinito) es siempre igual a:
1 0 Infinito Un valor entre 0 y 1.
En RAID 0: No incrementa el ancho de banda de escrituras
Uso de código Hamming(RAID 2)
Capacidad de almacenamiento es la suma de las capacidades individuales
Ofrece tolerancia a fallos.
.
El rendimiento es una métrica:
Más alta cuanto mayor es el tiempo de ejecución
Directamente proporcional al tiempo de ejecución
Inversa al tiempo de ejecución
Independiente del tiempo de ejecución.
.
El Benchmark Dhrystone:
Forma parte de SPEC.
Un Benchmark para empotrados.
Un Benchmark a para el Desktop(escritorio).
Un Benchmark para los servidores.
.
La distribución de bloques (striping) corresponde a:
RAID 0
RAID 1+0
RAID 0+1
RAID 1.
.
En un sistema serie:
El sistema falla cuando todos los componentes fallan
La fiabilidad es mayor que el componente más fiable
La fiabilidad total es 1 menos el producto de las fiabilidades
Se asume que los fallos son independientes.
.
Seleccione la declaración correcta en RAID 1:
Ofrece mayor ancho de banda solamente para operaciones de escritura.
Ofrece mayor ancho de banda solamente en operaciones de lectura.
Ofrece mayor ancho de banda tanto en operaciones de lectura como de escritura(Rd0)
No ofrece tolerancia a fallos.(RAID 0).
.
Fiabilidad:
Es una métrica definida para un instante de tiempo
Es una métrica constante independiente del tiempo
Depende del tiempo medio entre fallos
Es una métrica que considera un intervalo de tiempo.
.
Energía dinámica:
Aumenta linealmente con la tensión o voltaje.
Aumenta linealmente con la frecuencia de conmutación.
Aumenta cuadráticamente con la frecuencia de conmutación.
Es la cantidad de energía necesaria para conmutar.
.
¿Cuál no es una causa de la reducción del coste de un computador a lo largo del tiempo?
Altos volúmenes de fabricación
La ley de la oferta y la demanda
Venta el mismo producto por múltiples fabricantes (commodity)
Principio de la curva de aprendizaje.
.
Con el uso de una arquitectura segmentada:
Disminuye el throughput.
Aumenta el throughput.
Disminuye la latencia
Mantiene inalterado el throughput.
.
En el caso de una predicción de salto a tomado:
El compilador puede poner la opción más frecuente como tomada e invertir la condición si es necesario.
El compilador no puede hacer nada.
El compilador puede poner la opción más frecuente como no-tomada e invertir la condición si es necesario.
La predicción se resuelve en tiempo de ejecución.
.
En un pipeline, los riesgos estructurales:
Se producen si no se separa la caché de instrucciones de la de datos.
A veces no se pueden evitar.
Se producen debido a unidades funcionales totalmente segmentadas.
Son evitables, pero se encarece el hardware.
.
En el desenrollamiento de bucles:
Se pueden reutilizar los mismos registros para distintas réplicas.
Disminuye la longitud de bloque básico.
Aumenta la longitud de bloque básico.
No es necesario realizar ningún ajuste al código de terminación.
.
Un predictor con correlación (2,2) con 4K entradas requiere:
32 KB
4 KB 16 KB 8 KB.
Un procesador superescalar:
Es el que incorpora instrucciones vectoriales.
Puede emitir más de una instrucción por ciclo.
Tiene siempre un CPI mayor que la unidad.
Tiene siempre un IPC menor que la unidad.
.
Señale qué afirmación es cierta sobre el reorder buffer (ROB):
Escribe datos en destino real cuando una instrucción se finaliza.
Permite pasar el resultado de una instrucción a otra
No puede usarse con instrucciones de carga y almacenamiento.
Permite reordenar valores del banco de registro con un criterio de reordenación definido por el programador.
.
En el multi-hilo de grano fino:
No hace falta un cambio de contexto excesivamente rápido.
Se necesitan grandes conjuntos de registros virtuales.
El procesador debe poder cambiar de hilo en cada ciclo de reloj.
Se necesita una tabla de renombrado por hilo.
.
La política de ubicación con menor coste hardware es:
Correspondencia asociativa por conjuntos.
Correspondencia totalmente asociativa.
Correspondencia directa.
.
El principio de localidad espacial:
Afecta al acceso a datos, pero no al acceso a instrucciones.
Se da en el recorrido de arrays.
Se da en los accesos a las variables de control de los bucles.
Se da en la reutilización de variables.
.
El principio de localidad:
Es una propiedad del hardware explotada por los programas.
Es una propiedad de los programas explotada por el hardware.
Afecta exclusivamente a los datos, pero no a las instrucciones.
Es una propiedad que solamente se puede explotar mediante memoria caché.
.
Al incrementar el nivel de asociatividad de la memoria caché:
Se incrementa el tiempo de búsqueda.
Se alejan los resultados de los de una caché totalmente asociativa.
Se incrementa la tasa de fallos.
Se incrementan los fallos por conflicto.
.
Al incrementar el tamaño de la caché:
Se reduce el tiempo de acierto.
Se incrementa el consumo de energía.
No se incrementa el coste.
Se incrementa la tasa de fallos.
.
La optimización de alineación de bloques básicos:
Alinea el comienzo de un bloque básico a límite de línea.
Alinea el comienzo de un bloque básico a límite de segmento.
Alinea el comienzo de un bloque básico a límite de página.
Alinea el comienzo de un bloque básico a límite de palabra
.
La técnica de predicción de vía:
Utiliza como dato de entrada una parte de la dirección de memoria a acceder.
Se usa solamente en cachés de correspondencia totalmente asociativa.
Se usa en cachés de correspondencia directa y correspondencia asociativa por conjuntos.
No necesita almacenar información adicional.
.
En un sistema de memoria virtual, la política de ubicación de páginas es:
Correspondencia totalmente asociativa.
Correspondencia directa.
Correspondencia asociativa por conjuntos.
No existe política de ubicación.
.
La virtualización impura es:
Una técnica basada en las extensiones Intel-VT.
Una técnica para virtualizar un ISA ante un ISA diferente.
Una solución para arquitecturas totalmente virtualizables.
Una solución para arquitecturas que no son totalmente virtualizables.
.
Una de las ventajas de los protocolos de espionaje es que:
Hay 1 procesador que se encarga de la sincronización.
Los datos están siempre en alguna de las cachés de los procesadores.
No existe una estructura de datos centralizada.
Existe poca comunicación entre los procesadores al existir una estructura centralizada.
.
Un sistema de memoria es coherente si:
Cualquier lectura de una posición devuelve el valor más reciente que se haya escrito en esa posición.
Cualquier lectura de una posición devuelve el valor más reciente que se haya leído en esa posición.
Cualquier escritura de una posición devuelve el valor más reciente que se haya leído en esa posición.
Cualquier escritura de una posición devuelve el valor más reciente que se haya escrito en esa posición.
.
Indique qué característica de las siguientes NO pertenece a un directorio centralizado:
Distintas peticiones de coherencia van a distintos directorios.
Es un cuello de botella.
Evita multidifusión (broadcast).
Se puede tener problemas de escalabilidad, con el número de procesadores.
.
Las siglas SMP significan:
Un tipo de multiprocesador con memoria compartida centralizada.
Un tipo de multiprocesador con memoria compartida distribuida.
Single Mono Processor,, un procesador de un solo core.
Un procesador con memoria centralizada de acceso no uniforme.
.
El modelo relajado de consistencia de memoria denominado consistencia u ordenamiento débil:
En algunos casos permite reordenar las operaciones de sincronización.
Obliga a que solamente una operación de datos se pueda intercalar entre dos operaciones de sincronización.
Asume que la reordenación de operaciones de datos entre operaciones de sincronización no afecta a la corrección del programa.
Es un modelo teórico que no tiene implementación práctica.
.
El modelo de consistencia de memoria:
Solamente afecta al diseño del bus o red de interconexión para hacerlo transparente al resto del sistema.
Afecta a la programabilidad del sistema ya que influye en la visión que el programador tiene de la memoria.
No afecta al rendimiento puesto que es completamente transparente para el compilador.
Solamente afecta a la interacción caché-memoria siendo transparente para el resto del sistema.
.
En la sincronización de datos en memoria compartida, Test and Set es:
Es una secuencia atómica que comprueba si dos posiciones de memoria contienen el mismo valor y en caso afirmativo copia ese valor a un registro.
Es una secuencia atómica que transfiere el dato de una posición de memoria a un registro y escribe “0” en dicha posición de memoria.
Es una secuencia de intercambio de datos entre multicores, de forma atómica.
Es una secuencia atómica que transfiere el dato de una posición de memoria a un registro y escribe “1” en dicha posición de memoria.
.
Los cerrojos:
Nunca deben utilizarse porque tienen un sobrecoste muy elevado.
Pueden ser implementados para que respeten el orden de llegada
No pueden implementarse para que respeten el orden de llegada.
Sólo pueden ser implementados con espera activa.
.
|
