Cuestiones
ayuda
option
Mi Daypo

TEST BORRADO, QUIZÁS LE INTERESEArquitectura Computadores Bloque 3

COMENTARIOS ESTADÍSTICAS RÉCORDS
REALIZAR TEST
Título del test:
Arquitectura Computadores Bloque 3

Descripción:
Examen tipo test validación de prácticas 3

Autor:
AVATAR
dinamitamorenita
(Otros tests del mismo autor)


Fecha de Creación:
02/12/2018

Categoría:
Informática

Número preguntas: 46
Comparte el test:
Facebook
Twitter
Whatsapp
Comparte el test:
Facebook
Twitter
Whatsapp
Últimos Comentarios
No hay ningún comentario sobre este test.
Temario:
En el SuperDLX la emisión y la ejecución se realizan fuera de orden F V.
En el SuperDLX hay una unidad para enteros y otra unidad para flotantes V F.
Las instrucciones pasan desde el Buffer de reorden a las unidades de enteros y flotantes dependiendo del tipo de dato captado V F.
La emisión en el SuperDLX se realiza desde la ventana de instrucción de forma ordenada F V.
En SuperDLX se realiza la ejecución de manera DESORDENADA y la finalización ORDENADA utilizando un buffer de reorden donde se implementa el renombrado de registros V F.
En SuperDLX el BTB (Branch Target Buffer) se utiliza como banco de instrucciones V F.
Existen en SuperDLX un buffer exclusivo para la carga y otro para el almacenamiento F V.
En SuperDLX los Loads no pueden adelantarse a los Stores V F.
Las instrucciones se captan de la caché y pasan a la cola de instrucciones V F.
Las instrucciones de salto no afectan al mecanismo de captación V F.
Las instrucciones que van despues de las de salto pueden no tener que ejecutarse V F.
Mediante se usa la predicción de salto se para el proceso de captación hasta que se deduce el resultado del BTB V F.
En la predicción de salto No se utiliza el comportamiento pasado de la instrucción almacenada en el BTB V F.
Las instrucciones se toman de la cola de instrucción, se decodifican y se emiten a la unidad de datos correspondiente V F.
Cada instrucción decodificada se introduce en el buffer de reorden de la unidad de datos apropiada (no se indica el registro de destino, pero si es necesario dejar espacio en memoria para almacenar el resultado) V F.
Cuando una instruccion es introducida en el buffer de reorden tambien pasa a la ventana de instrucción central de la unidad correspondiente, desde donde se envia cuando tenga los operandos F V.
Para acceder a los operandos se realian los siguientes pasos: 1- Se accede al buffer de reorden 2- Si el operando está en el buffer de reorden, pero no es disponible (no se ha terminado de calcular) se toma el número de linea del buffer 3- Si no está en el buffer de reorden se toma del fichero de registros F V.
Los operandos jamas se toman de la otra unidad de datos V F.
Si la instrucción es de carga o almacenamiento se almacena en el buffer correspondiente V F.
En SuperDLX en la etapa de emision se accede a la ventana de instrucción correspondiente y selecciona las que tienen los dos operandos disponibles y tienen libres las unidades funcionales F V.
En la emisión cuando hay conflicto entre dos instrucciones listas, se inicia siempre la mas nueva V F.
Los load y stores se envian desde los correspondientes buffers a la caché V F.
Los loads pueden modificar la memoria ordenadamente, pero los stores pueden hacerlo desordenadamente F V.
En caso de utilizar direcciones de memoria distintas, los loads pueden adelantar a los stores F V.
Las instrucciones se ejecutan en las correspondientes unidades funcionales F V.
Los resultados obtenidos se escriben en el buffer de reorden, se validan y se envian a las instrucciones que los necesitan en las ventanas de registros V F.
Las lineas del buffer correspondientes a operaciones terminadas se marcan como tales F V.
Se determina si las instrucciones de salto dan lugar a salto o no. En caso de no coincidir con la predicción realizada se anulan las instrucciones que hay en los buffers de reorden detras de la instruccion de salto V F.
Envía los resultados válidos desde la ventana de instrucciones al banco de registros. V F.
Las escrituras en el banco de registros se procesan ordenadamente, desde la cabecera del buffer de reorden hasta que se encuentra una instrucción no terminada F V.
Las instrucciones cuyos resultados se han escrito en los registros se sacan del buffer de reorden. Las instrucciones anuladas se descartan V F.
Se necesita sincronización entre las unidades de enteros y flotantes porque escriben sobre los mismos bancos de registros. V F.
las etapas de finalización hay que sincronizarlas en los saltos, ninguna instrucción puede adelantar a una instrucción de salto hasta que haya finalizado V F.
#: Numero de posición (linea) en la cola F V.
icount: Código de operación V F.
rd: registro destino F V.
extra: Dato inmediato o desplazamiento F V.
rb_entry: Si esta a 0 indica que el operando contiene la linea del buffer de reorden desde donde se toma el dato, si esta a 1 indica que contiene el dato V F.
operand1(2): valor del operando operand1(2) o la linea del buffer de reorden desde la que se tomara el dato cuando este disponible V F.
typ1(2): indica el tipo de operando. permite saber si el operando se toma del buffer de reorden entero o flotante F V.
pred: en el caso de las instrucciones de salto se indica el tipo de predicción que se ha hecho (1 o 0) F V.
OK: INDICA SI EL RESULTADO ES VÁLIDO (1) O NO (0) F V.
ready: indica el ciclo de reloj en que estara disponible el resultado F V.
flsh: se pone a 0 cuando la instruccion sigue a un salto mal predicho(se descarta la linea al llegar a la cabecera del ROB) V F.
rel: indica si se permite que el dato se reescriba en memoria F V.
En superDLX hay problemas con la gestión de la memoria por parte del simulador, y que para que funcionen los programas teneis que colocar los datos en memoria por detrás del programa. V F.
Denunciar test Consentimiento Condiciones de uso