Arquitectura de Computadores - UJA

En la velocidad de la máquina influye el tiempo de acceso a memoria. Verdadero. Falso.

Dentro del concepto de arquitectura de un computador no se incluye los procedimientos cuantitativos y cualitativos para la evaluación de los computadores. Verdadero. Falso.

El paralelismo funcional a nivel de programa se puede explotar a nivel de arquitectura. Verdadero. Falso.

Las instrucciones de tipo aritmético-lógicas acceden a memoria en su procesamiento. Verdadero. Falso.

Un riesgo estructural se produce cuando una instrucción no ha terminado de calcular un dato que otra instrucción posterior necesita. Verdadero. Falso.

En un procesador segmentado DLX con caminos de bypass, las siguientes instrucciones no producen detención LW R1,45 (R2); ADD R5,R6,R7; SUB R8,R1,R7; OR R9,R6,R7;. Verdadero. Falso.

Un procesador vectorial puede manejar un banco de registros no vectoriales. Verdadero. Falso.

En un procesador superescalar, el orden de captación y decodificación es inalterable. Verdadero. Falso.

En un buffer de renombrado ROB, cuando el bit de valor válido está a 1, el bit último también se encuentra a 1. Verdadero. Falso.

En predicción dinámica implícita se almacena la dirección de la instrucción que se ejecutó después de la instrucción de salto en cuestión. Verdadero. Falso.

En un procesador VLIW, se pueden procesar varias operaciones al mismo tiempo. Verdadero. Falso.

En una máquina vectorial, si los bits que indican el módulo son los menos significativos se habla de entrelazado de orden inferior. Verdadero. Falso.

Los procesadores vectoriales dentro de la taxonomía de FLYNN se encuentran clasificados en SDMI. Verdadero. Falso.

Si tenemos un vector de latencias prohibidas igual a {2,4,5}, su vector de colisiones es (0,1,0,1,1). Verdadero. Falso.

En la predicción de saltos verdadera dinámica, la predicción puede cambiar cada vez que se va a ejecutar ésta según la historia previa de saltos tomados-no tomados para dicha instrucción. Verdadero. Falso.

En un procesador vectorial el repertorio de instrucciones máquina incluye instrucciones donde los operandos y los resultados son exclusivamente vectores. Verdadero. Falso.

La arquitectura de tipo SISD representa la mayoría de arquitecturas de los ordenadores actuales. Verdadero. Falso.

Una interrupción precisa permite garantizar que, después de una interrupción no catastrófica, el procesador interrumpido continue correctamente. Verdadero. Falso.

La taxonomía de FLYNN se basa en el número de unidades de control y de procesadores disponibles en el computador. Verdadero. Falso.

Uno de los factores que influye en la capacidad de proceso de la cpu es el juego de instrucciones. Verdadero. Falso.

La arquitectura abstracta especifica la operación que realiza cada componente individual del nivel como parte de la estructura. Verdadero. Falso.

La segmentación retarda la ejecución de una instrucción frente a su ejecución en un procesador secuencial. Verdadero. Falso.

El paralelismo a nivel de instrucción se puede explotar a través del S.O. Verdadero. Falso.

La segmentación encauzada es una técnica de implementación por la cual se solapan la ejecución de múltiples instrucciones. Verdadero. Falso.

En un estado preciso las instrucciones que se encuentran en una posición posterior al PC no se ejecutan. Verdadero. Falso.

El tiempo de ciclo de los dispositivos E/S es mayor que el tiempo de ciclo CPU y este es mayor que el tiempo de ciclo de memoria. Verdadero. Falso.

La evolución de la arquitectura de computadores las dictamina únicamente la tecnología. Verdadero. Falso.

En una unidad funcional con segmentación lineal, la tabla de reserva es siempre diagonal. Verdadero. Falso.

En un procesador superescalar la etapa de captación introduce la instrucciones en una estructura denominada ventana de instrucciones. Verdadero. Falso.

La arquitectura de computadores abarca, entre otros aspectos, los elementos del computador y como interactúan entre ellos. Verdadero. Falso.

La única medida fiable del rendimiento es el tiempo de ejecución de los programas reales. Verdadero. Falso.

El estudio de una arquitectura de un computador incluye el lenguaje máquina del computador, la microarquitectura del procesador y la interfaz para los programas en lenguaje máquina. Verdadero. Falso.

A la hora de calcular el tiempo de CPU en un programa hay que considerar el número de operaciones que tiene el programa y el número de operaciones que codifica cada instrucción. Verdadero. Falso.

La creación de los transistores fue uno de los cambios tecnológicos que originaron un cambio de generación. Verdadero. Falso.

La latencia media de ciclo se calcula como la suma de las latencias de ciclo entre el número de estados. Verdadero. Falso.

El tiempo de ejecución de CPU se puede calcular multiplicando el nº de ciclos por instrucción * nº de ciclos por instrucción * frecuencia del ciclo de reloj. Verdadero. Falso.

En un Benchmark el computador se pone a prueba con un juego variado de programas. Verdadero. Falso.

El nivel de componente está compuesto por biestables, puertas lógicas, etc. Verdadero. Falso.

Los riesgos de control se producen cuando existe dependencia entre los recursos usados por dos instrucciones distintas. Verdadero. Falso.

El tiempo de cada una de las etapas del cauce de una máquina segmentada será el máximo tiempo de entre todas las etapas más el acople. Verdadero. Falso.

Una detención debida a un riesgo provoca que se detenga la instrucción actual pero no implica que se detenga la siguiente obligatoriamente. Verdadero. Falso.

Una colisión en una unidad funcional es una situación donde operaciones inicializadas en ciclos diferentes tratan de acceder a la misma etapa. Verdadero. Falso.

En una máquina vectorial con registros, salvo la carga y el almacenamiento, el resto de las operaciones se realizan con registros. Verdadero. Falso.

Con la gestión de interrupciones de forma imprecisa se garantiza que el estado de la máquina en el momento de la interrupción es idéntico al que existiría si la ejecución fuese secuencial. Verdadero. Falso.

En un procesador segmentado cuando se produce una detención el procesador detiene todas las instrucciones que se están procesando hasta que se elimine dicho riesgo. Verdadero. Falso.

El número de ciclos por instrucción influye directamente en el tiempo de CPU de un programa. Verdadero. Falso.

En un procesador segmentado DLX con caminos de bypass, las siguientes instrucciones producen detención por riesgo de datos LW R1,45 (R2); ADD R5,R6,R7; SUB R8,R1,R7; OR R9,R6,R7;. Verdadero. Falso.

La captación introduce las instrucciones en una estructura de datos llamada ventana de instrucciones. Verdadero. Falso.

El buffer de renombrado de tipo asociativo permite varias escrituras pendientes sobre el mismo registro. Verdadero. Falso.

El salto retardado es una técnica útil en los procesadores superescalares. Verdadero. Falso.

Los procesadores vectoriales sustituyen todos los registros estándar escalares por un nuevo conjunto de registros vectoriales. Verdadero. Falso.

En VLIW, la decisión sobre qué operaciones se pueden ejecutar de forma paralela recae directamente en el compilador. Verdadero. Falso.

Los procesadores vectoriales explotan especialmente el paralelismo funcional. Verdadero. Falso.

Los multiprocesadores de tipo UMA tienen un tiempo de acceso a memoria unificado. Verdadero. Falso.

La longitud de palabra es la cantidad de información que podemos leer en un ciclo de reloj. Verdadero. Falso.

Los MFLOPS representa la medida de rendimiento de Millones de operaciones con enteros por segundos. Verdadero. Falso.

El desarrollo de compiladores para los niveles superiores depende de la arquitectura concreta de los elementos hardware del computador. Verdadero. Falso.

La localidad es un factor determinante para la mejora de prestaciones de las arquitecturas de computadores. Verdadero. Falso.

La segmentación incrementa el rendimiento aumentando la productividad, en lugar de reducir el tiempo de ejecución de cada instrucción individual. Verdadero. Falso.

Las instrucciones abortadas en un procesador segmentado son debidos a los riesgos de control. Verdadero. Falso.

En Predicción Fija 'Siempre NO Tomado', se guarda el estado de procesamiento actual (PC) y se empieza la ejecución a partir de la dirección de salto. Verdadero. Falso.

El Nivel de Especulación indica hasta qué etapa se ejecutan las instrucciones que siguen en un camino especulativo después de un salto. Verdadero. Falso.

En VLIW, un bloque básico es un trozo de código al que se accede mediante una instrucción de salto a la primera instrucción del bloque y en el que pueden existir instrucciones de salto en él. Verdadero. Falso.

En un procesador vectorial con entrelazado superior, los bits más significativos indican el módulo y el resto la posición dentro del módulo. Verdadero. Falso.

La frecuencia de reloj no influye en el tiempo de CPU. Verdadero. Falso.

La planificación en trazas es un mecanismo de optimización en los procesadores vectoriales. Verdadero. Falso.

Una de las ventajas de los procesadores vectoriales es que se reducen los riesgos de control. Verdadero. Falso.

En un procesador vectorial, el entrelazado consiste en distribuir el espacio de memoria del procesador entre distintos módulos de memoria que pueden ser accedidos de forma paralela. Verdadero. Falso.

En los multicomputadores no es necesario el uso de monitores ni otros mecanismos de sincronización, ya que el paso de mensajes lo hace por sí mismo. Verdadero. Falso.

La arquitectura MIMD de tipo COMA (caché Only Memory Access) es de tipo UMA (Uniform Memory Access). Verdadero. Falso.

Los protocolos de coherencia de caché permiten que cada escritura en un bloque sea visible para los demás cachés. Verdadero. Falso.

En el encaminamiento en MIMD, Starvation (muerte por inanición) se produce cuando un paquete solicita un recurso y nunca se lo dan. Verdadero. Falso.

La técnica de reordenado de código requiere software adicional, igual que el adelantamiento. Verdadero. Falso.

En los procesadores superescalares los datos se pasan por caminos de bypass. Verdadero. Falso.