Usamos cookies para personalizar su experiencia. Si sigue navegando estará aceptando su uso. Más información.
option

arquitectura tema 3

INFORMACIÓN ESTADÍSTICAS RÉCORDS
REALIZAR TEST
Título del test:
arquitectura tema 3

Descripción:
descripcion

Autor:
A
(Otros tests del mismo autor)

Fecha de Creación:
14/01/2020

Categoría:
Universidad
Comparte el test:
Facebook
Twitter
Whatsapp
REALIZAR TEST
Últimos Comentarios
No hay ningún comentario sobre este test.
Temario:
*En un procesador MIPS con un pipeline de cinco etapas, la actualización del contador de programa se realiza en la etapa de: Captación. Memoria. Ejecución. Decodificación.
*En un procesador MIPS con un pipeline de cinco etapas, la extensión de signo de los desplazamientos se realiza en la etapa de: Decodificación Ejecución. Captación. Memoria.
*Un pipeline de profundidad N: Divide por N el ancho de banda necesario de la versión sin pipeline. Multiplica por N el ancho de banda necesario de la versión sin pipeline. Multiplica por N el throughput de la versión sin pipeline. Divide por N el throughput de la versión sin pipeline.
*La efectividad aproximada del compilador para las bifurcaciones retrasadas con una ranura de retraso viene dada por el siguiente hecho: a.Rellena en torno al 80% de los slots de forma útil. b.Rellena en torno al 100% de los slots de forma útil. c.Rellena en torno al 50% de los slots de forma útil. d.Rellena en torno al 60% de los slots de forma útil.
*En un procesador MIPS con un pipeline de cinco etapas: a. La latencia ideal es de 5 ciclos y el throughput es de 1 instrucción ciclo. b. La latencia ideal de de 1 ciclo y el throughpu es de 5 instrucciones por ciclo. c. La latencia ideal es de 1 ciclo y el trhoughput es de 1 instrucción ciclo. d. La latencia ideal es de 5 ciclos y el throughput es de 5 instrucciones por ciclo.
*La predicción de bifurcaciones basada en perfil de ejecución: a. No requiere la recogida de estadísticas. Se basa en que cada bifurcación de un programa está fuertemente sesgada Se utiliza habitualmente por la mayoría de los compiladores. No depende de la carga de trabajo concreta.
*La aproximación más simple, de forma general, ante un riesgo es: Predecir siempre los saltos a no-tomado Detener el flujo de datos. Vaciar el pipeline. Detener el flujo de instrucciones.
*En el caso de una predicción de salto a tomado: El compilador puede poner la opción más frecuente como tomada e invertir la condición si es necesario. La predicción se resuelve en tiempo de ejecución. El compilador puede poner la opción más frecuente como no-tomada e invertir la condición si es necesario. El compilador no puede hacer nada.
*En el caso de una predicción de salto a no-tomado: El compilador no puede hacer nada La predicción se resuelve en tiempo de ejecución. El compilador puede poner la opción más frecuente como no-tomada e invertir la condición si es necesario. El compilador puede poner la opción más frecuente como tomada e invertir la condición si es necesario.
En un procesador VLIW(Very Large Instruction Word. Es muy complejo para el compilador encontrar paralelismo La compatibilidad binaria no plantea problemas Genera código ejecutable más compacto La detección de riesgos se hace por hardware.
*Un riesgo de tipo RAW: Se conoce también como dependencia verdadera No puede darse en un MIPS con pipeline de cinco etapas Se conoce también como dependencia de salida Se conoce también como anti-dependencia.
*Un riesgo de tipo WAR: Se conoce también como dependencia verdadera No puede darse en un MIPS con pipeline de cinco etapas Se conoce también como dependencia de salida Se conoce también como anti-dependencia.
Un riesgo de tipo WAW: Se conoce también como dependencia de salida Se conoce también como dependencia verdadera No puede darse en un MIPS con pipeline de cinco etapas. Se conoce también como anti-dependencia.
En un pipeline, la técnica del forwarding se utiliza para resolver: Seleccione una: Dependencias de control. Dependencias de datos de tipo WAW. Dependencia de datos de tipo WAR. Dependencias de datos de tipo RAW.
*El desenrollamiento de bucles Disminuye el ILP disponible. No afecta a la tasa de fallos de la caché de instrucciones. Incrementa la ganancia con cada desenrollamiento adicional. Aumenta el ILP disponible.
En el desenrollamiento de bucles: Disminuye la longitud de bloque básico Aumenta la longitud de bloque básico Se pueden reutilizar los mismos registros para distintas réplicas No es necesario realizar ningún ajuste al código de terminación.
En un predictor por turnos, la selección del predictor se realiza: Mediante una máquina de estados finitos Usando un algoritmo round-robin. De forma alternativa. Mediante un contador con saturación.
*En un procesador superescalar especulativo: La emisión de instrucciones es especulativa. La planificación es dinámica con especulación La ejecución especulativa es en orden La detección de riesgos es especulativa.
*En un procesador superescalar estático: La emisión de instrucciones es estática. La detección de riesgos debe realizarse por el compilador. La planificación de instrucciones es dinámica. No hay ejecución fuera de orden.
*La ejecución especulativa de instrucciones Requiere predicción dinámica y planificación dinámica Es una técnica de planificación estática. Predice el código de operación de la siguiente instrucción antes de captarla. Es una técnica de predicción de instrucciones.
*Se denomina bloque básico a: a. Una bloque de código que se puede invocar desde varios puntos del programa Una secuencia de instrucciones sin saltos. Una secuencia de instrucciones en la que todos los saltos son incondicionales. Una secuencia de instrucciones que no incluye operaciones load/store.
*Un predictor con correlación (2,2) con 4K entradas requiere: 32 KB 16 KB 8 KB 4 K.
*En el multi-hilo de grano grueso: Se pueden ocultar detenciones cortas y largas. Se debe vaciar o congelar el pipeline El procesador debe poder cambiar de hilo en cada ciclo de reloj Hacen falta ROB (reorder buffer) separados.
*En el multi-hilo de grano fino Se necesitan grandes conjuntos de registros virtuales. El procesador debe poder cambiar de hilo en cada ciclo de reloj. Se necesita una tabla de renombrado por hilo. No hace falta un cambio de contexto excesivamente rápido.
Señale que afirmación es cierta sobre el reorder buffer (ROB) a. Permite pasar el resultado de una instrucción a otra No puede usarse con instrucciones de carga y almacenamiento. Permite reordenar valores del banco de registro con un criterio de reordenación definido por el programador. d. Escribe datos en destino real cuando una instrucción se finaliza.
*Indique cuál de los siguiente no es un tipo de riesgo que puede producirse en un pipeline a. Riesgo estructural. b. Riesgo de datos. c. Riesgo de control Riesgo de dependencia.
Un procesador superescalar: Tiene siempre un IPC menor que la unidad. Es el que incorpora instrucciones vectoriales Puede emitir más de una instrucción por ciclo. Tiene siempre un CPI mayor que la unidad.
Con la planificación dinámica: La etapa de decodificación se separa en dos etapas diferenciadas. Los únicos riesgos posibles son RAW La ejecución siempre es en-orden. La finalización de las instrucciones debe ser en orden.
La principal desventaja de la planificación dinámica de instrucciones es a. El hardware necesario es más complejo El código optimizado para un pipeline no ejecuta de forma eficiente en otro pipeline distinto No gestiona las dependencias conocidas en tiempo de compilación No puede tolerar retrasos no predecibles.
*En un pipeline,los riesgos estructurales: a. Se producen si no se separa la caché de instrucciones de datos b. A veces no se pueden evitar Son evitable,pero se encarece el hardware c. Se producen debido a unidades funcionales totalmente segmentadas.
*Un predictor de saltos por turnos a. Combina dos predictores globales. b. Alterna entre los estados tomado y no tomado. c. Combina un predictor local y un predictor global. d. Combina dos predictores locales.
Denunciar test Condiciones de uso
INICIO
CREAR TEST
INFORMACIÓN
ESTADÍSTICAS
RÉCORDS
Otros tests del Autor