option
Cuestiones
ayuda
daypo
buscar.php
TEST BORRADO, QUIZÁS LE INTERESE: ARQUITECTURA x86
COMENTARIOS ESTADÍSTICAS RÉCORDS
REALIZAR TEST
Título del Test:
ARQUITECTURA x86

Descripción:
Malware

Autor:
AVATAR
Pedro Estupiñan
OTROS TESTS DEL AUTOR

Fecha de Creación: 23/06/2024

Categoría: Informática

Número Preguntas: 39
COMPARTE EL TEST
COMENTARNuevo Comentario
No hay ningún comentario sobre este test.
Temario:
Conocer cuáles son y en qué consisten los distintos niveles de privilegio de la arquitectura x86: modo kernel Ring 0 Ring 1 Ring 2 Ring 3.
Conocer cuáles son y en qué consisten los distintos niveles de privilegio de la arquitectura x86: modo usuario Ring 1 Ring 2 Ring 3 Ring 4.
Window y Linux utilizan solo los niveles 0 (kernel) y 3 (usuario). 1 y 2 0 y 2 1 y 3.
Byte menos significativo (LSB) en la dirección de memoria más baja (utilizado por la arquitectura x86). Big endian Little endian.
Byte más significativo (MSB) en la dirección de memoria más baja. Big endian Little endian.
Almacena el resultado de las operaciones. EBX (Base) ECX (Counter) EDX (Data) EAX (Accumulator).
Puntero a datos para los accesos a memoria. ECX (Counter) EBX (Base) EDX (Data) EAX (Accumulator).
Contador en instrucciones de desplazamiento/rotación y bucles. ECX (Counter) EAX (Accumulator) EBX (Base) EDX (Data).
Almacena datos en operaciones aritméticas y de E/Spear-phishing ECX (Counter) EAX (Accumulator) EDX (Data) EBX (Base).
Segmento de código. CS (Code Segment) DS (Data Segment) ES (Extra Segment) SS (Stack Segment).
Segmento de datos. CS (Code Segment) ES (Extra Segment) DS (Data Segment) SS (Stack Segment).
Segmento extra de datos. ES (Extra Segment) CS (Code Segment) DS (Data Segment) SS (Stack Segment).
Segmento del stack (pila). ES (Extra Segment) CS (Code Segment) DS (Data Segment) SS (Stack Segment).
Byte (2 Bytes, 16 bits) (8 bits) (4 Bytes, 32 bits).
Word (4 Bytes, 32 bits) (8 bits) (2 Bytes, 16 bits).
Dword (4 Bytes, 32 bits) (8 bits) (2 Bytes, 16 bits).
Desplazamiento dentro del segmento de código. CS:IP apunta a la dirección de la próxima instrucción que se debe ejecutar. SP (Stack Pointer) IP (Instruction Pointer) BP (Base Pointer).
Desplazamiento dentro del segmento de pila. SS:SP apunta a la dirección del último elemento almacenado en la pila. SP (Stack Pointer) IP (Instruction Pointer) BP (Base Pointer).
Desplazamiento dentro del segmento de pila. SS:BP apunta a la dirección base de la pila. BP (Base Pointer) SP (Stack Pointer) IP (Instruction Pointer).
Desbordamiento SF (Sign Flag) ZF (Zero Flag) OF (Overflow Flag) CF (Carry Flag).
Signo SF (Sign Flag) OF (Overflow Flag) ZF (Zero Flag) CF (Carry Flag).
Cero OF (Overflow Flag) SF (Sign Flag) CF (Carry Flag) ZF (Zero Flag).
Acarreo SF (Sign Flag) CF (Carry Flag) ZF (Zero Flag) OF (Overflow Flag).
Crece de forma descendente, es decir, hacia direcciones más bajas. Estructura de tipo LIFO (Last In, First Out) FIFO.
Inmediato MOV EAX, EBX MOV EAX, 1 MOV EAX, [1000] MOV EAX, [EBX].
Directo a registro MOV EAX, EBX MOV EAX, [EBX + 2] MOV EAX, [1000] MOV EAX, [1000 + ESI].
Directo a memoria MOV EAX, 1 MOV EAX, EBX MOV EAX, [1000 + ESI] MOV EAX, [1000].
Indirecto a registro MOV EAX, [EBX] MOV EAX, EBX MOV EAX, [EBX + 2] PUSH EAX.
Indexado MOV EAX, [EBX] MOV EAX, [EBX + 2] MOV EAX, 1 MOV EAX, [1000 + ESI].
Relativo MOV [EAX, EBX + ESI + 2] MOV EAX, [EBX + 2] PUSH EAX MOV EAX, [1000].
Indexado respecto a una base MOV [EAX, EBX + ESI + 2] MOV EAX, [EBX] MOV EAX, EBX MOV EAX, 1.
A pila MOV EAX, [EBX + 2] MOV EAX, [1000 + ESI] PUSH EAX MOV [EAX, EBX + ESI + 2].
Transferencia de datos AND, OR, XOR, NOT ADD, SUB, INC, DEC, MUL, IMUL, DIV, IDIV MOV, XCHG, LEA, PUSH, POP JMP, JXX, LOOP, CALL, RET.
Aritméticas MOV, XCHG, LEA, PUSH, POP TEST, CMP JMP, JXX, LOOP, CALL, RET ADD, SUB, INC, DEC, MUL, IMUL, DIV, IDIV.
Comparación TEST, CMP SHL, SHR, ROL, ROR MOV, XCHG, LEA, PUSH, POP AND, OR, XOR, NOT.
Lógicas TEST, CMP ADD, SUB, INC, DEC, MUL, IMUL, DIV, IDIV AND, OR, XOR, NOT JMP, JXX, LOOP, CALL, RET.
Desplazamiento y rotación AND, OR, XOR, NOT SHL, SHR, ROL, ROR ADD, SUB, INC, DEC, MUL, IMUL, DIV, IDIV JMP, JXX, LOOP, CALL, RET.
Entrada y salida IN, OUT ADD, SUB, INC, DEC, MUL, IMUL, DIV, IDIV TEST, CMP JMP, JXX, LOOP, CALL, RET.
Control de flujo MOV, XCHG, LEA, PUSH, POP ADD, SUB, INC, DEC, MUL, IMUL, DIV, IDIV JMP, JXX, LOOP, CALL, RET AND, OR, XOR, NOT.
Denunciar Test