CREAR TEST

TEST BORRADO, QUIZÁS LE INTERESE: Arquitecturas Virtuales Parcial 1

COMENTARIOS	ESTADÍSTICAS	RÉCORDS

REALIZAR TEST

Título del Test: Arquitecturas Virtuales Parcial 1 Descripción: Preguntas generadas por ChatGPT del primer parcial de AQ Autor: slayyyyy OTROS TESTS DEL AUTOR Fecha de Creación: 11/11/2024 Categoría: Informática Número Preguntas: 31

COMPARTE EL TEST

Comentar

No hay ningún comentario sobre este test.

Temario:

¿Cuál es una de las principales motivaciones de la virtualización? Reducir el costo del hardware. Mejorar la velocidad de los sistemas operativos. Facilitar el acceso a sistemas legacy. Aumentar el uso de dispositivos móviles. ¿Qué hipervisor puede ser instalado en servidores tanto x86 como SPARC? a) Oracle VM Server b) VMware ESXi c) Hyper-V d) VirtualBox . ¿Cuál es una ventaja del uso de QEMU en la virtualización? a) Proporciona una capa de seguridad adicional. b) Permite emulación de múltiples plataformas. c) Mejora la velocidad de las E/S. d) Reduce la necesidad de software adicional. . ¿Cuál es la ventaja principal de los discos virtuales sobre volúmenes físicos en términos de virtualización? a) Menor retardo en acceso. b) Mayor portabilidad y flexibilidad. c) Evitar el overcommitting de memoria. d) Facilitar la E/S sin intervención del hipervisor. . ¿Qué tecnología permite a los hipervisores gestionar dispositivos de E/S directamente? a) Intel VT-x b) AMD-Vi c) Translation Lookaside Buffer (TLB) d) Shadow Paging . ¿Qué tipo de virtualización utiliza hipercalls para interactuar con el hipervisor? a) Virtualización completa. b) Paravirtualización. c) Virtualización de almacenamiento. d) Emulación de hardware. . ¿Qué ocurre cuando una máquina virtual hace una llamada E/S en un sistema de virtualización basado en 'Trap & Emulate'? a) El hipervisor realiza una trampa y emula la llamada. b) La llamada se ejecuta directamente en hardware. c) Se llama al sistema operativo host. d) El hipervisor reinicia la máquina virtual. . ¿Qué realiza la Translation Lookaside Buffer (TLB) en sistemas de memoria virtual? a) Almacena las traducciones más recientes de direcciones. b) Administra las tablas de paginación de todos los procesos. c) Controla los permisos de acceso a la memoria. d) Realiza swapping entre RAM y disco. . ¿Cuál es el rol principal del “dispatcher” en un hipervisor? a) Realizar el intercambio de contextos de memoria. b) Decidir la acción a tomar tras un trap. c) Monitorizar el estado de las máquinas virtuales. d) Controlar las conexiones de red. . ¿Cuál es la función del VMCS en Intel VT-x? a) Almacenar el estado de la memoria virtual. b) Controlar el proceso de VM-Entry y VM-Exit. c) Permitir la migración de máquinas virtuales. d) Asignar recursos de CPU entre procesos. . ¿Cuál de las siguientes es una característica de la “Full Virtualization”? a) Requiere que el SO esté modificado. b) El SO no es consciente de que está virtualizado. c) El SO depende del hardware. d) Utiliza hipercalls para mejorar la eficiencia. . ¿Cuál de los siguientes modos es exclusivo del procesador x86-64? a) Real Mode b) Protected Mode c) Virtual 8086 Mode d) System Management Mode (SMM) . ¿Qué ventajas tiene del uso de Nested Paging en virtualización sobre las Shadow Tables? a) Reduce el número de tablas de página requeridas. b) Disminuye el tiempo de acceso a memoria cuando ocurre un fallo de página. c) Permite la virtualización de redes. d) Minimiza la cantidad de traps generados. . ¿Qué técnica permite que las instrucciones sensibles del sistema operativo virtual sean reemplazadas por llamadas al hipervisor en paravirtualización? a) Trap & Emulate b) Shadow Tables c) Hypercalls d) Nested Paging . En un sistema con nested paging, ¿cuántos niveles de traducción ocurren cuando una máquina virtual accede a una dirección en RAM? a) Uno (ELV a EFR) b) Dos (ELV a EFV, y EFV a EFR) c) Tres (Nivel de hardware, nivel de host y nivel de guest) d) Cuatro (Todos los niveles de paginación posibles) . ¿Qué sucede cuando una MV intenta realizar una operación de E/S en un sistema virtualizado sin virtualización de IOMMU? a) La operación se ejecuta directamente en el hardware. b) Se genera un trap y el hipervisor emula la operación de E/S. c) La MV obtiene acceso directo al dispositivo de E/S a través del hipervisor. d) La MV recibe un error de acceso. . En un sistema con shadow page tables, ¿cuándo debe actualizar el hipervisor las shadow tables? a) En cada cambio de contexto de la MV b) Al crear una nueva MV c) Cuando el guest OS modifica su tabla de páginas d) Solo cuando el hipervisor detecta fallos de página . ¿Cuál es la principal ventaja de la traducción binaria en tiempo de ejecución en comparación con el método Trap & Emulate en virtualización? a) Aumenta la velocidad de ejecución al evitar traps frecuentes b) Permite al guest OS acceder directamente a los registros de control c) Mejora la precisión de la simulación de CPU d) Reduce la necesidad de soporte de hardware especializado . Cuando una CPU Intel VT-x realiza un VM-Entry, ¿cuál de las siguientes acciones es posible? a) La CPU cambia al modo VMX Non-Root. b) La CPU accede a las instrucciones privilegiadas sin traps. c) El estado del sistema host se almacena en el VMCS. d) Se desactiva el modo VMX Root. . En un sistema con Extended Page Tables (EPT), ¿qué componentes gestiona el hipervisor para cada MV? a) La tabla de marcos de memoria física real b) La estructura de datos para el TLB del guest c) La traducción de EPT para cada acceso a memoria d) Las tablas de páginas del guest . Para un fallo de página en una máquina virtual con nested paging, ¿qué operación realiza la MMU del host? a) Actualiza la tabla de páginas del guest b) Accede a la memoria física real y asigna un marco c) Genera un trap que llama al hipervisor (d) Accede a la segunda tabla de traducción (EPT) y continúa el proceso sin intervención del hipervisor. n el modelo de privilegios de Intel, ¿en qué "ring" opera el hipervisor en un sistema con soporte VT-x? a) Ring 0 b) Ring 1 c) Ring -1 d) Ring 3 . ¿Qué efecto tiene un fallo de TLB en una arquitectura con shadow page tables? (Multiple Choice) a) Provoca un acceso a las tablas de páginas shadow. b) Incrementa la latencia de acceso a memoria. c) El hipervisor debe reconstruir las shadow page tables. d) Obliga a invalidar las shadow page tables. . En un sistema virtualizado, ¿cuál de los siguientes es un componente de la estructura VMCS? a) Área de estado (State Area) b) Información de salida (Exit Information) c) Buffer de almacenamiento de E/S d) Área de control (Control Area) . ¿Cómo asegura el hipervisor el aislamiento entre diferentes MVs en un sistema sin IOMMU? a) Limita el acceso a las instrucciones de E/S. b) Emula todos los accesos de E/S. c) Usa traducción binaria para interceptar accesos. d) Desactiva las interrupciones del guest. . ¿Qué ocurre con las shadow page tables cuando un guest OS realiza un cambio en su propio PTBR (Page Table Base Register)? a) El hipervisor actualiza las shadow page tables. b) La MMU traduce automáticamente el cambio. c) No se requiere ninguna acción del hipervisor. d) Se invalida la shadow page table. . ¿Qué permite la tecnología VT-d en una arquitectura Intel virtualizada? a) La asignación directa de dispositivos de E/S a una MV b) La traducción de direcciones de memoria del guest sin traps c) La optimización de la caché de memoria d) El control exclusivo del hipervisor sobre la CPU . En un worst-case scenario de fallo de página, ¿es peor la latencia de acceso a memoria al usar shadow page tables o nested paging? a) Es peor shadow page porque el hipervisor debe intervenir b) Es peor nested paging porque la MMU realiza un recorrido más extenso a través de múltiples niveles de traducción c) No afecta a la latencia de acceso a memoria en ninguno de los dos casos . ¿Qué rol cumple el hipervisor en la multiplexación de la CPU entre varias MVs? a) Asigna un núcleo dedicado a cada MV. b) Utiliza un algoritmo de planificación para repartir el tiempo de CPU. c) Elimina la necesidad de context switching entre MVs. d) Configura el TLB de cada MV. . ¿Cómo evita el hipervisor que una MV sobrepase su cuota de RAM asignada en un entorno con overcommitting? (Multiple Choice) a) Desasigna páginas de memoria no usadas en la MV. b) Almacena páginas en swap cuando la memoria está llena. c) Interrumpe los procesos del guest hasta liberar RAM. d) Detiene la ejecución de la MV temporalmente. . ¿Qué hace el hipervisor cuando se detecta una instrucción no virtualizable en una CPU sin soporte de hardware de virtualización? a) Deja que la MV ejecute la instrucción directamente. b) Usa traducción binaria para reemplazar la instrucción. c) Cede el control al sistema operativo guest. d) Genera un error de acceso a la CPU. .

Denunciar Test