Cuestionario de Circuitos Digitales y Microprocesadores

¿Cómo se amplía un sumador en paralelo de 4 bits a un sumador en paralelo de 8 bits?. Usar cuatro sumadores de 4 bits sin interconexiones. Usar dos sumadores de 4 bits y conectar las salidas de la suma de cada uno de ellos a las entradas de datos del otro. Usar ocho sumadores de 4 bits sin interconexiones. Usar dos sumadores de 4 bits y conectar la salida de acarreo de uno de ellos a la entrada de acarreo del otro.

Si un comparador de magnitud 74HC85 tiene A=1011 y B=1001 en su entrada, ¿cuáles son las salidas?. A>B=0, A<B=1, A=B=0. A>B=1, A<B=0, A=B=0. A>B=1, A<B=1, A=B=0. A>B=0, A<B=0, A=B=1.

Si un decodificador de BCD de 4 líneas a 16 líneas con salidas activas a nivel BAJO presenta un nivel BAJO en la salida decimal 12, ¿cuáles son las entradas?. A3A2A1A0=1010. A3A2A1A0=1110. A3A2A1A0=1100. A3A2A1A0=0100.

Un decodificador BCD a 7 segmentos tiene 0100 en sus entradas. ¿Cuáles serán las salidas activas?. a,c,f,g. b,c,f,g. b,c,e,f. b,d,e,g.

Si un codificador con prioridad octal-binario tiene en sus entradas 0,2,5 y 8 en un nivel activo, ¿cuál será la salida binaria activa de nivel ALTO?. 110. 010. 101. 000.

En general, ¿qué tiene un multiplexor?. Una entrada de datos, varias salidas de datos y entradas de selección. Una entrada de datos, una salida de datos y una entrada de selección. Varias entradas de datos, varias salidas de datos y entradas de selección. Varias entradas de datos, una salida de datos y entradas de selección.

Básicamente, los selectores de datos son lo mismo que: Decodificadores. Demultiplexores. Multiplexores. Codificadores.

¿Cuáles de los códigos siguientes tienen paridad par?. 10011000. 01111000. 11111111. 11010101. todos. las respuestas b) y c).

Si un latch S-R tiene un 1 en la entrada S y un 0 en la entrada R y a continuación la entrada S pasa a 0, el latch estará en: estado SET. estado RESET. condición no válida. borrado.

¿El estado no válido de un latch S-R se produce cuando?. S=1, R=0. S=0, R=1. S=1, R=1. S=0, R=0.

En un latch D con entrada de habilitación, la salida Q es igual a la entrada D: antes del impulso de habilitación. durante el impulso de habilitación. inmediatamente después del impulso de habilitación. respuestas b) y c).

Al igual que el latch, el flip-flop pertenece a una categoría de circuitos lógicos conocidos como: Multivibradores monoestables. Multivibradores biestables. Multivibradores aestables. Monoestables.

¿Cuál es el propósito de la entrada de reloj en un flip-flop?. Borrar el dispositivo. Activar (SET) el dispositivo. Obligar siempre a la salida a cambiar de estado. Obligar a la salida a asumir un estado dependiente de las entradas de control (S-R, J-K o D).

En un flip-flop D disparado por flanco, ¿qué puede ocurrir?. Un cambio en el estado del flip-flop puede producirse sólo en un flanco del impulso de reloj. El estado al que pasa el flip-flop depende de la entrada D. La salida sigue a la entrada en cada impulso de reloj. Todas las respuestas.

¿Qué característica diferencia al flip-flop J-K del flip-flop S-R?. La condición de basculación. La entrada de inicialización. El tipo de reloj. La entrada de borrado.

Un flip-flop J-K está en la condición de basculación cuando: J=1, K=0. J=1, K=1. J=0, K=0. J=0, K=1.

Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 kHz. ¿Cuál es la salida Q?. Constantemente un nivel alto. Constantemente un nivel BAJO. Una onda cuadrada de 10 kHz. Una onda cuadrada de 5 kHz.

Un monoestable es un tipo de: Multivibrador monoestable. Multivibrador estable. Temporizador. las respuestas a) y c). las respuestas b) y c).

La anchura del impulso de salida de un monoestable no disparable depende de: Los intervalos de disparo. La tensión de alimentación. Una resistencia y un condensador. La tensión umbral.

¿Qué requiere un multivibrador aestable?. Una entrada de disparo periódica. No tiene ningún estado estable. Es un oscilador. Produce un impulso de salida periódico. las respuestas a), b), c) y d). las respuestas b), c) y d).

¿Cómo se conocen los contadores asíncronos?. Contadores con propagación. Contadores de reloj múltiple. Contadores de décadas. Contadores de módulo.

¿En qué se diferencia un contador asíncrono de un contador síncrono?. El número de estados de su secuencia. El método de sincronización con la señal de reloj. El tipo de flip-flops utilizados. El valor del módulo.

¿Qué es el módulo de un contador?. El número de flip-flops. El número real de estados en su secuencia. El número de veces que inicia un nuevo ciclo por segundo. El máximo posible de estados.

Un contador binario de 3 bits tiene un módulo máximo de: 3. 6. 8. 16.

Un contador binario de 4 bits tiene un módulo máximo de: 16. 32. 8. 4.

¿Qué tiene un contador de módulo 12?. 12 flip-flops. 3 flip-flops. 4 flip-flops. Temporización síncrona.

¿Cuál de los siguientes contadores es un ejemplo de un contador con un módulo truncado?. Módulo 8. Módulo 14. Módulo 16. Módulo 32.

Un contador BCD es un ejemplo de: Contador de módulo completo. Un contador de décadas. Un contador de módulo truncado. Las respuestas b) y c).

En un contador BCD 8421, ¿cuál de los siguientes estados es un estado no válido?. 1100. 0010. 0101. 1000.

Tres contadores de módulo 10 en cascada tienen un módulo global de: 30. 100. 1000. 10000.

Se aplica una frecuencia de reloj de 10 MHz a un contador en cascada formado por un contador de módulo 5, un contador de módulo 8 y dos contadores de módulo 10. ¿Cuál es la frecuencia de salida más baja posible?. 10kHz. 2,5kHz. 5kHz. 25kHZ.

Un contador ascendente/descendente de 4 bits se encuentra en estado binario cero. ¿Cuál es el siguiente estado en el modo descendente?. 0001. 1111. 1000. 1110.

¿Cuál es el valor fin de cuenta de un contador binario de módulo 13?. 0000. 1111. 1101. 1100.

¿Qué forma una etapa de un registro de desplazamiento?. Un latch. Un flip-flop. Un byte de almacenamiento. Cuatro bits de almacenamiento.

Para desplazar en serie un byte de datos en un registro de desplazamiento, ¿qué es necesario?. Un impulso de reloj. Un impulso de carga. 8 impulsos de reloj. Un impulso de reloj para cada 1 que contiene el dato.

Para cargar en paralelo un byte de datos en un registro de desplazamiento con una carga síncrona, ¿qué es necesario?. Un impulso de reloj. Un impulso de reloj para cada 1 que contiene el dato. Ocho impulsos de reloj. Un impulso de reloj para cada 0 que contiene el dato.

El grupo de bits 10110101 se desplaza en serie (primer bit más a la derecha) a la salida paralelo de 8 bits de un registro de desplazamiento, el cual tiene el estado inicial 11100100. Después de dos impulsos de reloj, ¿cuál es el contenido del registro?. 01011110. 10110101. 01111001. 00101101.

Con una frecuencia de reloj de 100 kHz, ¿cuánto tiempo tardan ocho bits en introducirse en serie en un registro de desplazamiento?. 80 us. 8 us. 80 ms. 10 us.

Con una frecuencia de reloj de 1 MHz, ¿cuánto tiempo tardan ocho bits en introducirse en paralelo en un registro de desplazamiento?. 8 us. En un tiempo igual al retardo de propagación de ocho flip-flops. 1 us. En un tiempo igual al retardo de propagación de un flip-flop.

¿Qué requiere un contador Johnson de módulo 10?. Diez flip-flops. Cuatro flip-flops. Cinco flip-flops. Doce flip-flops.

Cuando se utiliza un registro de desplazamiento de 8 bits con entrada y salida serie, para obtener un retardo de 24 us, ¿cuál debe ser la frecuencia de reloj?. 41,67 kHz. 333kHz. 125kHz. 8MHz.

¿Cuál es el propósito del contador en anillo del circuito codificador de teclado de la Figura 9.38?. Aplicar secuencialmente un nivel ALTO a cada fila para detectar la pulsación de una tecla. Proporcionar los impulsos de disparo del registro de código de tecla. Aplicar secuencialmente un nivel BAJO a cada fila para detectar la pulsación de una tecla. Invertir secuencialmente la polarización de los diodos de cada fila.

Los dispositivos cuyas salidas comparten líneas de señal deben usar: Tensiones lógicas de 3.3 o inferior. Salidas a colector abierto. Salidas triestado. La b) y la c).

¿Por qué es importante el retraso de propagación?. Las puertas lógicas deben pararse periódicamente o se sobrecalientan. Limita la máxima frecuencia de operación de la puerta. Es una medida de cuánto tiempo deben aplicarse el reloj a la puerta antes de que tome la decisión requerida. Todas las puertas de un sistema deben tener el mismo retraso de propagación para ser compatibles.

Los circuitos integrados con el prefijo ______ tienen un amplio rango de temperatura de operación y tienen generalmente usos militares. 2N. 74. TTL. 54.

¿Cómo se llama la configuración de salida de la figura?. Colector abierto. Simétrica complementaria. Push-pull. Totem-pole.

Un multiplexor con 4 líneas de selección, o direcciones, puede seleccionar una de ______ entradas. 15. 7. 3. 16.

Cuando agrupamos celdas en un mapa de Karnaugh, las celdas deben combinarse en grupos de: 3. 4. 2, 4, 8, etc. 2.

La función A / BC / D puede ser decodificada con: Dos puertas OR de dos entradas y dos inversores. Una puerta AND de cuatro entradas y dos inversores. Una puerta AND de cuatro entradas y un inversor. Dos puertas OR de dos entradas y un inversor.

Si un codificador con prioridad decimal BCD tiene sus entradas 0, 2, 5 y 6 en nivel activo, ¿cuál será la salida binaria?. 0000. 0101. 0010. 0110.

¿Cuál de los siguientes mapas representa la expresión X = A + /BC?. Mapa a. Mapa b. Mapa c. Mapa d.

Flip-Flops se usan habitualmente en las siguientes aplicaciones, excepto: Almacenamiento de datos. Contador. Puertas lógicas. División de frecuencia.

¿Cuál de las siguientes afirmaciones es verdadera?. Los eventos asíncronos suceden independientemente del reloj del circuito. Los eventos síncronos no necesitan de un reloj que los controle. Sólo los eventos asíncronos requieren de un reloj de control. Los eventos asíncronos son controlados por un reloj.

¿Cómo se define la tasa de baudios?. Paquetes por segundo. Dos veces la tasa de bits. Bits por segundo. Símbolos por segundo.

Dentro de los parámetros que describen un bus, la anchura es: La velocidad de transferencia multiplicada por la frecuencia. La frecuencia de reloj con la que un bus puede operar. El número de bits que un bus puede transmitir simultáneamente. El número de bytes por ciclo de reloj.

Los modos de transmisión son los siguientes excepto: Simplex. Dúplex. Semidúplex. En forma libre.

Para sistemas de comunicaciones a larga distancia, los datos se transmitirán en: Formato paralelo. Formato serie. ASCII. La a) y b).

Los tres elementos básicos de un FPGA son el bloque lógico configurable, las interconexiones y: El dispositivo lógico programable simple. El bloque de matriz lógica. Los bloques de entrada y salida. El dispositivo lógico programable complejo.

Los tres elementos básicos de una FPGA son los bloques de entrada salida, las interconexiones y: El dispositivo programable complejo. El bloque lógico configurable. La macrocelda de puertas OR. El dispositivo lógico programable simple.

La unidad del procesador que está a cargo del procesamiento de instrucciones una vez que se han decodificado es: La unidad aritmetico logica. El decodificador de instrucciones. La matriz de registros. La unidad de control y temporización.