Cuestionario sobre Circuitos Lógicos y Digitales

¿Qué tipo de magnitud toma valores continuos?. Una magnitud digital. Una magnitud analógica. Un número binario. Un número real.

¿Qué significa el término "bit"?. Una pequeña cantidad de datos. Un 1 y un 0. Digital binario. Las respuestas b) y c).

¿Qué se conoce como el intervalo de tiempo en el flanco anterior de un impulso entre el 10% y el 90% de la amplitud?. Tiempo de subida. Tiempo de bajada. Ancho de impulso. Período.

Si un impulso de cierta forma de onda se produce cada 0,01s, ¿cuál es su frecuencia?. 1KHz. 1Hz. 100Hz. 10Hz.

En una señal digital, si el período es dos veces el ancho de impulso, ¿cuál es el ciclo de trabajo?. 100%. 200%. 50%. No se puede determinar.

¿Qué operación realiza un inversor?. Realiza la operación NOT. Cambia de un nivel ALTO a un nivel BAJO. Cambia de un nivel BAJO a un nivel ALTO. Todas las anteriores.

¿Cuándo la salida de una puerta AND es un nivel ALTO?. Cualquier entrada está a nivel ALTO. Todas las entradas están a nivel ALTO. Ninguna entrada está a nivel ALTO. Las respuestas a) y b).

¿Cuándo la salida de una puerta OR está a nivel ALTO?. Cualquier entrada está a nivel ALTO. Todas las entradas están a nivel ALTO. Ninguna entrada está a nivel ALTO. Las respuestas a) y b).

¿Qué dispositivo se utiliza para convertir un número binario en un formato para display de 7 segmentos?. Multiplexor. Codificador. Decodificador. Registro.

¿Cuál de los siguientes es un ejemplo de un dispositivo de almacenamiento de datos?. La puerta lógica. El flip-flop. El comparador. El registro. Las respuestas b) y d).

Un encapsulado de CI de función fija que contiene cuatro puertas AND es un ejemplo de: MSI. SMT. SOIC. SSI.

¿Qué complejidad tiene un dispositivo LSI?. 10 a 100 puertas equivalentes. Más de 100 a 10.000 puertas equivalentes. 2000 a 5000 puertas equivalentes. Más de 10.000 a 100.000 puertas equivalentes.

¿Qué es VHDL?. Dispositivo lógico. Lenguaje de programación de dispositivos PLD. Lenguaje de computadora. Very High Density Logic.

¿Qué es un CPLD?. controlled program logic device. complex program logic driver. complex program logic device. central processing logic device.

¿Qué es una FPGA?. field programmable gate array. fast programmable gate array. field programmable generic array. flash process gate application.

Cuando la entrada de un inversor es un nivel ALTO (1), ¿cuál es la salida?. un nivel ALTO 0 1. un nivel BAJO 0 1. un nivel ALTO 0 0. un nivel BAJO 0 0.

¿Cómo se conoce la operación que realiza un inversor?. complementación. afirmación. inversion. las respuestas a) y c).

La salida de una puerta AND con entradas A, B y C está a 1 (nivel ALTO) ¿cuándo?. A=1,B=1,C=1. A=1,B=0,C=1. A=0,B=0,C=0.

La salida de una puerta OR con entradas A, B y C está a 1 (nivel ALTO) ¿cuándo?. A=1,B=1,C=1. A=0,B=0,C=1. A=0,B=0,C=0. las respuestas a), b) y c). sólo las respuestas a) y b).

Se aplica un impulso a cada una de las entradas de una puerta NAND de dos entradas. Para t=0 un impulso está a nivel ALTO y pasa a nivel BAJO en el instante t=1ms. El otro impulso está a nivel ALTO en t=0,8 ms y pasa a nivel BAJO en t=3 ms. El impulso de salida puede describirse como sigue: A nivel BAJO en t=0, y pasará a nivel ALTO en t=3 ms. A nivel BAJO en t=0.8 ms, y pasará a nivel ALTO en t=3 ms. A nivel BAJO en t=0,8 ms, y pasará a nivel ALTO en t=1 ms. A nivel ALTO en t=0,8 ms, y pasará a nivel BAJO en t=1 ms.

Se aplica un impulso a cada una de las entradas de una puerta NOR de dos entradas. Para t=0 un impulso está a nivel ALTO y pasa a nivel BAJO en el instante t=1ms. El otro impulso está a nivel ALTO en t=0,8 ms y pasa a nivel BAJO en t=3 ms. El impulso de salida puede describirse como sigue: A nivel BAJO en t=0, y pasará a nivel ALTO en t=3 ms. A nivel BAJO en t=0.8 ms, y pasará a nivel ALTO en t=3 ms. A nivel BAJO en t=0,8 ms, y pasará a nivel ALTO en t=1 ms. A nivel ALTO en t=0,8 ms, y pasará a nivel BAJO en t=1 ms.

Se aplica un impulso a cada una de las entradas de una puerta OR-exclusiva. Para t=0 un impulso está a nivel ALTO y pasa a nivel BAJO en el instante t=1ms. El otro impulso está a nivel ALTO en t=0,8 ms y pasa a nivel BAJO en t=3 ms. El impulso de salida puede describirse como sigue: A nivel BAJO en t=0, y pasará a nivel BAJO en t=3 ms. A nivel BAJO en t=0 ms, y pasará a nivel BAJO en t=0,8 ms. A nivel ALTO en t=1 ms, y pasará a nivel ALTO en t=3 ms. Las respuestas b) y c).

Se aplica un impulso positivo a un inversor. El intervalo de tiempo entre el flanco anterior de la entrada y el franco anterior de la salida es 7 ns. Este parámetro es: el producto velocidad-potencia. el retardo de propagación t sub PHL. el retardo de propagación t sub PLH. el ancho del impulso.

¿Cuál es el propósito de una conexión programable en una matriz AND?. conectar una variable de entrada a una entrada de puerta. conectar una fila a una columna de la matriz de interconexiones. desconectar una fila de una columna de la matriz de interconexiones. hacer todo lo anterior.

¿Qué significa el término OTP?. Open Test Point. One-Time Programmable. Output Test Program. Output Terminal Positive.

¿Cuáles son los tipos de tecnologías de proceso basadas en conexiones programables?. antifusible. EEPROM. ROM. las respuestas a) y b). las respuestas a) y c).

¿Qué tecnología de proceso es volátil basada en conexiones programables?. fusible. EPROM. SRAM. EEPROM.

¿Cuáles son dos métodos para introducir un diseño lógico utilizando un software de desarrollo de PLD?. interfaz de texto e interfaz numérica. interfaz de texto e interfaz gráfica. interfaz gráfica y codificación. compilación y ordenación.

¿Qué significa JTAG?. Joint Test Action Group. Java Top. Joint Test Array Group. Join Time Analysis Group.

En la programación dentro del sistema de un PDL, ¿qué se emplea normalmente?. un generador de señal de reloj integrado. un procesador integrado. una PROM integrada. las respuestas a) y b). las respuestas b) y c).

¿Qué se debe usar para medir el período de un tren de impulsos?. un multímetro digital. una sonda lógica. un osciloscopio. un pulsador lógico.

Una vez medido el período de un tren de impulsos, ¿cómo se calcula la frecuencia?. utilizando otro ajuste. midiendo el ciclo de trabajo. hallando el recíproco del período. usando otro tipo de instrumento.

¿El complemento de una variable siempre es?. 0. 1. igual a la variable. el inverso de la variable.

La expresión booleana A+/B+C es: un término suma. un literal. un término producto.

La expresión booleana A*/B*/C*/D es: un término suma. un término producto. un literal. siempre 1.

De acuerdo con la ley conmutativa de la suma, ¿cuál de las siguientes es correcta?. AB=BA. A=A+A. A+(B+C)=(A+B)+C. A+B=B+A.

De acuerdo con la ley asociativa de la multiplicación, ¿cuál de las siguientes es correcta?. B=BB. A(BC)=(AB)C. A+B=B+A. B+B(B+0).

De acuerdo con la ley distributiva, ¿cuál de las siguientes es correcta?. A(B+C)=AB+AC. A(BC)=ABC. A(A+1)=A. A+AB=A.

¿Cuál de las siguientes no es una regla válida del álgebra booleana?. A+1=1. A= /A. AA=A. A+0=A.

¿Cuál de las siguientes reglas establece que si una entrada de una puerta AND es siempre 1, la salida es igual a la otra entrada?. A+1=1. A+A=A. A*A=A. A*1=A.

De acuerdo con los teoremas de DeMorgan, ¿cuáles de las siguientes igualdades son correctas?. /(AB)=/A+/B. /(XYZ)=/X+/Y+/Z. /(A+B+C)=/A/B/C. todas las respuestas.

La expresión booleana X=AB+CD representa: dos operaciones OR multiplicadas (AND). Una puerta AND de 4 entradas. dos operaciones AND sumadas(OR). una operación OR-exclusiva.

¿Cuál es un ejemplo de una expresión suma de productos?. A+B(C+D). /A*B+A/C+A*/B*C. ( /A+B+C)(A+/B+C). Las respuestas a) y b).

¿Cuál es un ejemplo de una expresión producto de sumas?. A(B+C)+A/C. (A+B)(/A+B+/C). /A+/B+BC. las respuestas a) y b).

¿Cuál es un ejemplo de una expresión suma de productos estándar?. ( /AB+A/BC)+AB/D. A/BC+A/CD. A/B+/AB+AB. A/BC/D+/AB+/A.

Un mapa de Karnaugh de tres variables tiene: ocho celdas. tres celdas. dieciséis celdas. cuatro celdas.

En un mapa de Karnaugh de 4 variables, un término producto de dos variables se obtiene de un: grupo de 2 celdas de 1s. grupo de 8 celdas de 1s. grupo de 4 celdas de 1s. grupo de 4 celdas de 0s.

En un mapa de Karnaugh, la agrupación de 0s produce: una expresión producto de sumas. una expresión suma de productos. una condición 'indiferente'. un circuito lógico AND-OR.

Un mapa de Karnaugh de 5 variables tiene: dieciséis celdas. treinta y dos celdas. sesenta y cuatro celdas.

Un SPLD que tiene una matriz AND programable y una matriz OR fija es una: PROM. PLA. PAL. GAL.

¿Qué tipo de circuito es VHDL?. circuito lógico programable. lenguaje de descripción hardware. matriz programable. matemáticas lógicas.

En VHDL, ¿qué es un puerto?. un tipo de entidad. un tipo de arquitectura. una entrada o una salida. un tipo de variable.

La expresión de salida para un circuito AND-OR que tiene una puerta AND con las entradas A, B, C y D y una puerta AND con las entradas E y F es: ABCDEF. A+B+C+D+E+F. (A+B+C+D)(E+F). ABCD+EF.

Un circuito lógico con una salida A/BC+A/C consta de: dos puertas AND y una puerta OR. dos puertas AND, una puerta OR y dos inversores. dos puertas OR, una puerta AND y dos inversores. dos puertas AND, una puerta OR y un inversor.

Para implementar la expresión /ABCD+A/BCD+AB/(CD), se necesita una puerta OR y: una puerta AND. tres puertas AND. tres puertas AND y cuatro inversores. tres puertas AND y tres inversores.

La expresión /ABCD+ABC/D+A/B/CD se puede simplificar a: no puede simplificarse. no puede simplificarse a /ABC + A/B. puede simplificarse a ABC/D+/AB/C. ninguna de las respuestas anteriores es correcta.

La expresión de salida de un circuito AND-OR_Inversor que tiene una puerta AND con entradas A, B, C y D y una puerta AND con entradas E y F es: ABCD+EF. /A+/B+/C+/D+/E+/F. /[(A+B+C+D)(E+F)]. ( /A+/B+/C+/D)(/E+/F).

Una expresión OR-Exclusiva se expresa como: /A/B+AB. /AB+A/B. (/A+B)(A+/B). (/A+/B)+(A+B).

La operación AND se puede generar con: dos puertas NAND. tres puertas NAND. una puerta NOR. tres puertas NOR.

La operación OR se puede generar con: dos puertas NOR. tres puertas NAND. cuatro puertas NAND. la respuesta a) y b).

Cuando se usan símbolos duales en un diagrama lógico: las salidas invertidas (con círculos) se conectan con a las entradas invertidas (con círculo). los símbolos NAND generan las operaciones AND. los símbolos negativa-OR generan las operaciones OR. todas las respuestas son verdaderas. ninguna respuesta es verdadera.

Todas las expresiones booleanas pueden implementarse con: solo puertas NAND. solo puertas NOR. combinaciones de puertas NAND y NOR. combinaciones de puertas AND, puertas OR e inversores. todas las anteriores.

¿Qué es un componente VHDL?. puede usarse solo una vez en cada programa. es una descripción predefinida de una función lógica. puede utilizarse múltiples veces en un programa. es parte de una descripción de flujos de datos. las respuestas b) y c).

En un programa, se llama a un componente utilizando: una señal. una variable. una instantación de componente. una declaración de arquitectura.

¿Qué caracteriza a un semi-sumador?. dos entradas y dos salidas. tres entradas y dos salidas. dos entradas y tres salidas. dos entradas y una salida.

¿Qué caracteriza a un sumador completo?. dos entradas y dos salidas. tres entradas y dos salidas. dos entradas y tres salidas. dos entradas y una salida.

Las entradas de un sumador completo son A=1, B=1, Cin=0. Sus salidas son: E=1,Cout=1. E=1,Cout=0. E=0,Cout=1. E=0,Cout=0.

Un sumador en paralelo de 4 bits puede sumar: dos números binarios de 4 bits. dos números binarios de 2 bits. cuatros bits a la vez. una secuencia de cuatro bits.

Para ampliar un sumador en paralelo de 4 bits a un sumador en paralelo de 8 bits, hay que: usar cuatro sumadores de 4 bits sin interconexiones. usar dos sumadores de 4 bits y conectar las salidas de la suma de cada uno de ellos a las entradas de datos del otro. usar ocho sumadores de 4 bits sin interconexiones. usar dos sumadores de 4 bits y conectar la salida de acarreo de uno de ellos a la entrada de acarreo del otro.

Si un comparador de magnitud 74HC85 tiene A=1011 y B=1001 en su entrada, las salidas son: A>B=0, A<B=1,A=B=0. A>B=1, A<B=0,A=B=0. A>B=1, A<B=1,A=B=0. A>B=0, A<B=0,A=B=1.

Si un decodificador de BCD de 4 líneas a 16 líneas con salidas activas a nivel BAJO presenta un nivel BAJO en la salida decimal 12, ¿cuáles son las entradas?. A3A2A1A0=1010. A3A2A1A0=1110. A3A2A1A0=1100. A3A2A1A0=0100.

Un decodificador BCD a 7 segmentos tiene 0100 en sus entradas. Las salidas activas serán: a,c,f,g. b,c,f,g. b,c,e,f. b,d,e,g.

Si un codificador con prioridad octal-binario tiene en sus entradas 0,2,5 y 8 en un nivel activo, la salida binaria activa nivel ALTO será: 110. 010. 101. 000.

En general, un multiplexor tiene: una entrada de datos, varias salidas de datos y entradas de selección. una entrada de datos, una salida de datos y una entrada de selección. varias entradas de datos, varias salidas de datos y entradas de selección. varias entradas de datos, una salida de datos y entradas de selección.

Básicamente, los selectores de datos son lo mismo que: decodificadores. demultiplexores. multiplexores. codificadores.

¿Cuáles de los códigos siguientes tienen paridad par?. 10011000. 01111000. 11111111. 11010101. todos. las respuestas b) y c).

Si un latch S-R tiene un 1 en la entrada S y un 0 en la entrada R, y a continuación la entrada S pasa a 0, el latch estará en: estado SET. estado RESET. condición no válida. borrado.

El estado no válido de un latch S-R se produce cuando: S=1,R=0. S=0,R=1. S=1,R=1. S=0,R=0.

En un latch D con entrada de habilitación, la salida Q es igual a la entrada D: antes del impulso de habilitación. durante el impulso de habilitación. inmediatamente después del impulso de habilitación. respuestas b) y c).

Al igual que el latch, el flip-flop pertenece a una categoría de circuitos lógicos conocidos como: multivibradores monoestables. multivibradores biestables. multivibradores aestables. monoestables.

El propósito de la entrada de reloj en un flip-flop es: borrar el dispositivo. activar (SET) el dispositivo. obligar siempre a la salida a cambiar de estado. obligar a la salida a asumir un estado dependiente de las entradas de control (S-R, J-K o D).

En un flip-flop D disparado por flanco: un cambio en el estado del flip-flop puede producirse sólo en un flanco del impulso de reloj. el estado al que pasa el flip-flop depende la entrada D. la salida sigue a la entrada en cada impulso de reloj. todas las respuestas.

Una característica que diferencia al flip-flop J-K del flip-flop S-R es: la condición de basculación. la entrada de inicialización. el tipo de reloj. la entrada de borrado.

Un flip-flop J-K está en la condición de basculación cuando: J=1, K=0. J=1, K=1. J=0, K=0. J=0, K=1.

Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 kHz. La salida Q es: constantemente un nivel alto. constantemente un nivel BAJO. una onda cuadrada de 10 kHz. una onda cuadrada de 5 kHz.

Un monoestable es un tipo de: multivibrador monoestable. multivibrador estable. temporizador. las respuestas a) y c). las respuestas b) y c).

La anchura del impulso de salida de un monoestable no disparable depende de: los intervalos de disparo. la tensión de alimentación. una resistencia y un condensador. la tensión umbral.

Un multivibrador aestable: requiere una entrada de disparo periódica. no tiene ningún estado estable. es un oscilador. produce un impulso de salida periódico. las respuestas a), b), c) y d). las respuestas b), c) y d).

Los contadores asíncronos se conocen como: contadores con propagación. contadores de reloj múltiple. contadores de décadas. contadores de módulo.

Un contador asíncrono se diferencia de un contador síncrono en: el número de estados de su secuencia. el método de sincronización con la señal de reloj. el tipo de flip-flops utilizados. el valor del módulo.

El módulo de un contador es: el número de flip-flops. el número real de estados en su secuencia. el número de veces que inicia un nuevo ciclo por segundo. el máximo posible de estados.

Un contador binario de 3 bits tiene un módulo máximo de: 3. 6. 8. 16.

Un contador binario de 4 bits tiene un módulo máximo de: 16. 32. 8. 4.

Un contador de módulo 12 tiene: 12 flip-flops. 3 flip-flops. 4 flip-flops. temporización síncrona.

Tres contadores de módulo 10 en cascada tienen un módulo global de: 30. 100. 1000. 10000.

Se aplica una frecuencia de reloj de 10 MHz a un contador en cascada formado por un contador de módulo 5, un contador de módulo 8 y dos contadores de módulo 10. La frecuencia de salida más baja posible es: 10kHz. 2,5kHz. 5kHz. 25kHZ.

Un contador ascendente/descendente de 4 bits se encuentra en estado binario cero. El siguiente estado en el modo descendente es: 0001. 1111. 1000. 1110.

El valor fin de cuenta de un contador binario de módulo 13 es: 0000. 1111. 1101. 1100.

Una etapa de un registro de desplazamiento está formada por: un latch. un flip-flop. un byte de almacenamiento. cuatro bits de almacenamiento.

Para desplazar en serie un byte de datos en un registro de desplazamiento, es necesario: un impulso de reloj. un impulso de carga. 8 impulsos de reloj. un impulso de reloj para cada 1 que contiene el dato.

Para cargar en paralelo un byte de datos en un registro de desplazamiento con una carga síncrona, es necesario: un impulso de reloj. un impulso de reloj para cada 1 que contiene el dato. ocho impulsos de reloj. un impulso de reloj para cada 0 que contiene el dato.

El grupo de bits 10110101 se desplaza en serie (primer bit más a la derecha) a la salida paralelo de 8 bits de un registro de desplazamiento, el cual tiene el estado inicial 11100100. Después de dos impulsos de reloj, el contenido del registro es: 01011110. 10110101. 01111001. 00101101.

Con una frecuencia de reloj de 100 kHz, ocho bits se pueden introducir en serie en un registro de desplazamiento en: 80 us. 8 us. 80 ms. 10 us.

Con una frecuencia de reloj de 1 MHz, ocho bits se pueden introducir en paralelo en un registro de desplazamiento en : 8 us. en un tiempo igual al retardo de propagación de ocho flip-flops. 1us. en un tiempo igual al retardo de propagación de un flip-flop.

Un contador Johnson de módulo 10 requiere: diez flip-flops. cuatro flip-flops. cinco flip-flops. doce flip-flops.

Un contador Johnson de módulo 10 requiere como mínimo: diez flip-flops. cinco flip-flops. cuatro flip-flops. doce flip-flops.

Cuando se utiliza un registro de desplazamiento de 8 bits con entrada y salida serie, para obtener un retardo de 24 us, la frecuencia de reloj debe ser: 41,67 kHz. 333kHz. 125kHz. 8MHz.

El propósito del contador en anillo del circuito codificador de teclado de la Figura 9.38 es: aplicar secuencialmente un nivel ALTO a cada fila para detectar la pulsación de una tecla. proporcionar los impulsos de disparo del registro de código de tecla. aplicar secuencialmente un nivel BAJO a cada fila para detectar la pulsación de una tecla. invertir secuencialmente la polarización de los diodos de cada fila.

Los dispositivos cuyas salidas comparten líneas de señal deben usar: tensiones lógicas de 3.3 o inferior. salidas a colector abierto. salidas triestado. la b) y la c).

El retraso de propagación es importante porque: las puertas lógicas deben pararse periódicamente o se sobrecalientan. limita la máxima frecuencia de operación de la puerta. es una medida de cuánto tiempo deben aplicarse el reloj a la puerta antes de que tome la decisión requerida. todas las puertas de un sistema deben tener el mismo retraso de propagación para ser compatibles.

Los circuitos integrados con el prefijo ______ tienen un amplio rango de temperatura de operación y tienen generalmente usos militares. 2N. 74. TTL. 54.

¿Cómo se llama la configuración de salida de la figura?. colector abierto. simétrica complementaria. push-pull. totempole.

Un multiplexor con 4 líneas de selección, o direcciones, puede seleccionar una de ______ entradas. 15. 7. 3. 16.

Cuando agrupamos celdas en un mapa de Karnaugh, las celdas deben combinarse en grupos de: 3. 4. 2,4,8,etc. 2.

La función A/BC/D puede ser decodificada con: dos puertas OR de dos entradas y dos inversores. una puerta AND de cuatro entradas y dos inversores. una puerta AND de cuatro entradas y un inversor. dos puertas OR de dos entradas y un inversor.

Si un codificador con prioridad decimal BCD tiene sus entradas 0,2,5 y 6 en un nivel activo, la salida binaria será: 0000. 0101. 0010. 0110.

¿Cuál de los siguientes mapas representa la expresión X= A +/BC?. mapa a). mapa b). mapa c). mapa d).

Flip-Flops se usan habitualmente en las siguientes aplicaciones, excepto: almacenamiento de datos. contador. puertas lógicas. división de frecuencia.

¿Cuál de las siguientes afirmaciones es verdadera?. los eventos asíncronos suceden independientemente del reloj del circuito. los eventos síncronos no necesitan de un reloj que los controle. sólo los eventos asíncronos requieren de un reloj de control. los eventos asíncronos son controlados por un reloj.

La tasa de baudios se define como: paquetes por segundo. dos veces la tasa de bits. bits por segundo. símbolos por segundo.

Dentro de los parámetros que describen un bus, la anchura es: la velocidad de transferencia multiplicada por la frecuencia. la frecuencia de reloj con la que un bus puede operar. el número de bits que un bus puede transmitir simultáneamente. el número de bytes por ciclo de reloj.

Los modos de transmisión son los siguientes excepto: simplex. dúplex. semiduplex. en forma libre.

Para sistemas de comunicaciones a larga distancia los datos se transmitirán en: formato paralelo. formato serie. ASCII. la a) y b).

Los tres elementos básicos de un FPGA son el bloque lógico configurable, las interconexiones y: el dispositivo lógico programable simple. el bloque de matriz lógica. los bloques de entrada y salida. el dispositivo lógico programable complejo.

Los tres elementos básicos de una FPGA son los bloques de entrada salida, las interconexiones y: el dispositivo programable complejo. el bloque lógico configurable. la macrocelda de puertas OR. el dispositivo lógico programable simple.

La unidad del procesador que está a cargo del procesamiento de instrucciones una vez que se han decodificado es: la unidad aritmetico logica. el decodificador de instrucciones. la matriz de registros. la unidad de control y temporización.