EDI - 1

Un biestable es el dispositivo encargado de almacenar un bit y de mantener dicho valor hasta que sea sustituido por otro. V. F.

Los circuitos TTL pueden alimentarse y funcionar normalmente con una tensión de 15 VCC. V. F.

El producto aritmético y el lógico de dos variables binarias de un bit da siempre idéntico resultado. F. V.

En un biestable JK con ambas entradas conectadas entre sí, en la salida obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj. V. F.

La resta aritmética y la lógica de dos variables binarias de un bit da siempre idéntico resultado. F. V.

En lógica negativa un ‘1’ lógico se puede representar con una tensión de 0V. F. V.

En un contador asíncrono, las entradas de reloj no actúan simultáneamente sino secuencialmente. V. F.

A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 8 variables como mínimo. F. V.

La técnica de la doble paridad sólo permite detectar errores. V. F.

El biestable T se puede formar a partir de biestable J-K con sus entradas J=1 y K=1. V. F.

Se puede obtener un multiplexor con 8 entradas de datos, mediante dos multiplexores de 4 entradas cada uno y un multiplexor de 2 entradas. F. V.

Una memoria ROM, con n entradas de direcciones (bus de direcciones), m salida de datos, dispondrá de (m x2n ) celdas. V. F.

Un biestable J-K activo por nivel, con sus entradas: J=K=1, CLK=1, y PR’=CL’ =1. Dicho biestable presenta una señal oscilante en su salida Q, igual a 1, 0, 1, 0,... V. F.

Existe una relación inversamente proporcional entre la frecuencia de trabajo y el tiempo de retardo de un biestable. F. V.

Se puede obtener un demultiplexor con 8 salidas de datos, mediante 1 demultiplexor de 2 salidas y 2 demultiplexores de 4 salidas cada uno. V. F.

En un codificador sin prioridad al excitarse varias entrada a la vez, las salidas del mismo corresponden a la entrada de mayor valor decimal. F. V.

En un biestable asíncrono, su salida sólo se verá afecta por las variaciones de la entrada producidas durante el nivel o flanco activo de la señal de reloj que lo gobierna. V. F.

En el código BCD natural, cada dígito del sistema decimal se codifica utilizando cuatro bits del sistema binario. V. F.

La unidad aritmético lógica (ALU) 74181maneja operandos de 4 bits. V. F.

La tabla de verdad de un biestable J-K maestro-seguidor disparado por flanco, es la misma, que la de un biestable J-K disparado por nivel. F. V.

Las características de una familia lógica: tiempo de propagación y disipación de potencia, corresponden a las características dinámicas de operación. F. V.

Cualquier número representado en el sistema binario, puede ser representado en código Gray. V. F.

La expresión algebraica A (A ́+B)=AB. F. V.

Un multiplexor de 3 entradas de control, puede ser implementado con 2 multiplexores de 2 entradas de control y 1 multiplexor de 1 entrada de control. F. V.

Si conectamos una puerta lógica NOT a cada una de las entradas de una puerta AND, obtenemos una puerta lógica NOR. F. V.

El formato complemento a 2 (C2) tiene un rango de representación mayor que el formato complemento a 1 (C1), para un mismo número de bits. V. F.

Un demultiplexor de 3 entradas de control, puede ser implementado con 2 demultiplexores de 2 entradas de control y 1demultiplexor de 1 entrada de control. F. V.

Se puede obtener un contador de módulo 2 con un biestable JK con ambas entradas J y K conectadas a “1”. V. F.

En un contador Johnson implementado con biestables D, la salida Q del último biestable se conecta a la entrada D del primer biestable. F. V.

Para la implementación de un contador en anillo de módulo 10, son necesarios 5 biestables. F. V.

Un registro de desplazamiento de 8 bits con entrada serie y con una frecuencia de la señal de reloj de 1KHz, se necesitan 8 periodos de la señal de reloj para cargar un dato de un byte en el registro. V. F.

Los símbolos “1” y “0” lógicos pueden usarse para ser asignados a niveles de tensión de 5 V y 0V, respectivamente, utilizando lógica negativa. F. V.

La frecuencia máxima de funcionamiento de una puerta lógica depende de su tiempo de retardo o propagación. V. F.

El empleo del complemento (C1 ó C2) permite implementar la operación suma realizando una resta. F. V.

Si un decodificador de 4 líneas a 16 líneas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1101. V. F.

Un biestable D con la entrada D conectada a la salida Q funciona como un divisor por 2. F. V.

Un contador asíncrono difiere de un contador síncrono en el modo de sincronización con la señal de reloj. V. F.

En un contador de módulo 8, la frecuencia de la señal de salida QLSB del biestable de menor peso, es ¼ de la frecuencia de la señal de reloj de dicho contador. F. V.

Los terminales de E/S de datos de una memoria RAM son unidireccionales, para reducir el número de terminales del circuito integrado. F. V.

En un decodificador BCD a 7 segmentos, cuyo valor en sus entradas es 1001. Las salidas activas serán a, b, c, f y g. V. F.

En un circuito secuencial las salidas en un determinado instante dependen de los valores de las entradas en ese instante y del valor presenta en la salida en el instante anterior. V. F.

Se puede obtener un contador de módulo 2 con un biestable JK con las entradas puestas a 1. V. F.

La memoria del sistema constituye un bloque en la arquitectura Von Neumann. F. V.

Cualquier resta de números naturales se puede realizar empleando el complemento a1 o a2. V. F.

Los biestables RS son siempre síncronos. F. V.

El formato de coma fija solo permite representar números enteros. V. F.

Un decodificador BCD-decimal posee cuatro entradas y dieciséis salidas. V. F.

Un código con distancia “d” puede detectar hasta d-1 errores. F. V.

Los biestables RS asíncronos pueden construirse tanto con puertas NAND como con puertas OR. V. F.

El empleo del complemento permite restar dos cantidades realizando la suma de las mismas. V. F.