Test EDI UJA EX2011
COMENTARIOS |
ESTADÍSTICAS |
RÉCORDS
|
Título del Test: Test EDI UJA EX2011 Descripción: Test EDI UJA EX2011 |
Nuevo Comentario| Comentarios |
|---|
NO HAY REGISTROS |
|
Una característica general de la tecnología CMOS es su bajo consumo eléctrico, si la comparamos con la tecnología TTL. V. F. EL formato complemento a 1 (C1) tiene un rango de representación mayor que el formato complemento a 2 (C2). V. F. Para el caso de un sistema binario, el producto lógico y el aritmético dan siempre el mismo resultado. V. F. La suma lógica de dos bits coincide con la tabla de verdad de una puerta OR de dos entradas. V. F. La función F = (A)'+ BC se puede implementar mediante dos puertas NAND de dos entradas cada una. V. F. En lógica negativa un '1' lógico se puede representar con una tensión de 0 V. V. F. El biestable T se puede formar a partir de un biestable J-K con sus entradas J= 1 y K = 1. V. F. Si un decodificador de 4 líneas (A0-A3) a 16 líneas (D0-D15) con salidas activas a nivel bajo muestra un nivel bajo en la salida D11 (y alto en el resto de salidas), sus entradas son A3A2AlA0 = 1010. V. F. La cantidad -10 base 10 representada en formato exceso 2^N-1, con N = 9 bits es igual a 001110110 en base 2. V. F. Las puertas NAND y NOR forman cada una conjuntos funcionales completos. V. F. Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 KHz. La salida Q es una señal cuadrada de 10 KHz. V. F. La frecuencia máxima de conteo de un contador asíncrono de 8 estados es la mitad de la que posee otro contador asíncrono de 4 estados que utilice la misma tecnología. V. F. En un contador asíncrono, las entradas de reloj no actúan simultáneamente sino secuencialmente. V. F. En un circuito secuencial las salidas en un determinado instante dependen de los valores de las entradas en ese instante y del valor presente en la salida en el instante anterior. V. F. El sumador completo es un circuito capaz de sumar tres dígitos binarios del mismo peso. V. F. Sean las cantidades A=15 en base 10 y B=7 en base 10. Si se utiliza el complemento a 1 con 8 bits, el resultado de efectuar (B-A) es igual a 00001000. V. F. A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 8 variables como mínimo. V. F. La expresión (A + B)(A + C) = A + BC es verdadera. V. F. Las memorias EPROM, pueden ser borradas y programadas por el usuario. V. F. El siguiente esquema eléctrico se corresponde con una puerta OR de dos entradas. V. F. |