Test EDI UJA EX2014
COMENTARIOS |
ESTADÍSTICAS |
RÉCORDS
|
Título del Test: Test EDI UJA EX2014 Descripción: Test EDI UJA EX2014 |
Nuevo Comentario| Comentarios |
|---|
NO HAY REGISTROS |
|
Si a = 15 y b = 7, empleando complemento a uno para realizar la resta en un formato de 8 bits, el resultado de efectuar a - b es 11110111. V. F. Las memorias EEPROM sólo pueden grabarse una vez. V. F. Un contador asíncrono no tiene ninguna entrada que no sea asíncrona. V. F. Las memorias RAM dinámicas son más rápidas que las estáticas. V. F. EI empleo de complemento (C1 ó C2) permite implementar la operación suma realizando una resta. V. F. EI biestable RS tiene un estado no deseado. V. F. EI bit de paridad par y el bit de paridad impar de una misma información son siempre opuestos. V. F. EI Hexadecimal es un sistema de numeración posicional. V. F. EI código ASCII estándar es un código de 7 bits. V. F. La relación existente entre las entradas de control (c) y datos (d) de un multiplexor es d = 2^c. V. F. Un circuito secuencial síncrono con 18 estados puede implementarse a partir de 4 biestables J-K. V. F. La suma aritmética de dos bits coincide con la tabla de verdad de una puerta OR de dos entradas. V. F. EI método de detección de errores basado en la distancia permite siempre detectar y corregir errores. V. F. Las entradas síncronas de un biestable son prioritarias a las asíncronas. V. F. EI multiplexor es un dispositivo programable. V. F. La puerta OR implementa la función suma lógica. V. F. Un biestable 'T' es un dispositivo secuencial. V. F. Un multiplexor puede servir para la conversión paralelo-serie de datos. V. F. La tecnología CMOS utiliza óxido como aislante entre las uniones semiconductoras. V. F. La puerta AND de dos entradas implementa la función producto aritmético de dos bits. V. F. |