Cuestiones
ayuda
option
Mi Daypo

TEST BORRADO, QUIZÁS LE INTERESETest EDI UJA EX2015

COMENTARIOS ESTADÍSTICAS RÉCORDS
REALIZAR TEST
Título del test:
Test EDI UJA EX2015

Descripción:
Test EDI UJA EX2015

Autor:
Lo Blanco Del Jamón
(Otros tests del mismo autor)

Fecha de Creación:
19/05/2023

Categoría:
Informática

Número preguntas: 20
Comparte el test:
Facebook
Twitter
Whatsapp
Comparte el test:
Facebook
Twitter
Whatsapp
Últimos Comentarios
No hay ningún comentario sobre este test.
Temario:
La tecnología CMOS tiene una disipación de potencia más baja que la tecnología TTL. V F.
Las características dinámicas de una familia lógica, afectan al régimen permanente de funcionamiento de los circuitos (las entradas permanecen en un valor estable). V F.
Una posible definición de la caracteristica Inmunidad al ruido en una familias lógicas es: capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida. V F.
La expresión algebraica (A+B) (A+C) = A+BC. V F.
EI empleo del complemento permite implementar la operación resta realizando una suma. V F.
Un registro de desplazamiento, es un circuito de memoria temporal con capacidad limitada, V F.
La suma aritmética de dos bits coincide con la tabla de verdad de una puerta OR de dos entradas. V F.
Un multiplexor puede funcionar como un selector de datos. V F.
Un sumador completo es un dispositivo secuencial que tiene 3 entradas y 2 salidas. V F.
Los símbolos "1" y '0" lógicos pueden usarse para ser asignados a niveles de tensión de 5V y OV, respectivamente, utilizando lógica negativa. V F.
Empleando únicamente dos puertas NAND de dos entradas se puede implementar una puerta OR de 2 entradas. V F.
Cada cuadrado o celda del mapa de Karnaugh de n variables tiene n+1 cuadrados adyacentes. V F.
EI número de biestables (n) a utilizar en el diseño de un contador cuyo módulo (N) no es potencia de dos, se obtiene según la fórmula: 2^(n-1) < N < 2^n. V F.
En un registro de desplazamiento entrada serie/salida serie se requieren 8 pulsos de reloj para introducir un byte de datos. V F.
En un biestable con entradas asíncronas activas a nivel alto, si PR = 1 y CL = 0, ocurre que Q = 1. V F.
Cualquier biestable se puede implementar empleando únicamente puertas lógicas. V F.
Un flip-flop J-K con J=1 Y K=1 tiene una entrada de reloj de 10 KHz. La salida Q es una señal cuadrada de 20 KHz. V F.
En un biestable R-S, las señales de entrada síncronas son: la señal R, S y eI reloj. V F.
En un mapa de Karnaugh de 4 variables, resulta un término suma de dos variables, por la simplificación de un grupo de 4 celdas con valor "1 " (uno). V F.
La expresión algebraica A+(A)'C = A+C. V F.
Denunciar test Consentimiento Condiciones de uso