Test EDI UJA EX2019
![]() |
![]() |
![]() |
Título del Test:![]() Test EDI UJA EX2019 Descripción: Test EDI UJA EX2019 |




Comentarios |
---|
NO HAY REGISTROS |
EI formato IEEE 754 permite representar valores numéricos y también caracteres alfanuméricos. V. F. EI BCD Aiken emplea para representar cada dígito 1 nibble. V. F. Un bit tiene dos nibbles. V. F. EI formato ASCII de 7 bits es un formato de representación alfanumérica de la información. V. F. EI up 8085 tiene el bus de datos y de direcciones multiplexado. V. F. La disipación de potencia es una característica estática de una puerta lógica. V. F. Los circuitos TTL pueden alimentarse y funcionar normalmente con una tensión de 15 VCC. V. F. En mayor o menor medida, todos los circuitos tienen un tiempo de propagación mayor que 0 segundos. V. F. La simplificación por eI método de Karnaugh siempre genera la expresión más reducida de una función. V. F. La suma lógica y aritmética dan siempre el mismo resultado. V. F. Con un MUX de 3 entradas de control podemos implementar una puerta XOR de 4 entradas. V. F. EI diagrama de estados define eI comportamiento de un sistema secuencial. V. F. Utilizando únicamente puertas XOR se puede implementar cualquier función lógica. V. F. EI biestable T por su configuración es siempre síncrono. V. F. EI biestable T se construye a partir de un J-K con las entradas J y K unidas entre sí. V. F. En un biestable D con D = Q, la única forma de cambiar el valor de Q es mediante el empleo de las entradas asíncronas. V. F. En un biestable JK con ambas entradas conectadas entre sí, en la salida obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj. V. F. Los biestables son dispositivos combinacionales y se pueden implementar mediante dispositivos secuenciales. V. F. Una puerta lógica en determinadas condiciones se convierte en un dispositivo secuencial y se comporta como tal. V. F. La arquitectura Harvard emplea la misma memoria para programa y datos. V. F. |