Test EDI UJA EX2022

La técnica de la doble paridad sólo permite detectar errores. V. F.

Los biestables J-K son siempre síncronos. V. F.

Utilizando lógica negativa, en la salida de una puerta XOR de 2 entradas hay un "1" cuando las 2 entradas son iguales. V. F.

Cada celdilla de un mapa de Karnaugh de una función de 5 variables es adyacente a 5 celdillas,. V. F.

Un código de eficiencia igual al 80% posee una redundancia del 20%. V. F.

Todas las puertas NAND pueden trabajar con lógica negativa. V. F.

Un multiplexor es un selector de datos equivalente a un conmutador de N entradas y una salida. V. F.

Si las entradas asíncronas de un biestable JK son activas por nivel bajo, y ambas son puestas a un nivel alto de tensión, a su salida resulta un estado no deseado. V. F.

Empleando únicamente dos puertas NAND de dos entradas, se puede implementar una puerta OR de 2 entradas. V. F.

Una multiplicación aritmética con operandos de 2 bits se implementa mediante puertas AND únicamente. V. F.

Un código de distancia d permite corregir hasta (d-1)/2 errores. V. F.

EI semisumador binario es un dispositivo secuencial que permite realizar la suma aritmética de 2 bits. V. F.

La expresión A B + B' = A + B' es verdadera. V. F.

EI cronograma de la figura corresponde a un contador en anillo de 4 bits (CLK, Q0, Q1 , Q2, Q3). V. F.

Un biestable JK con entrada/s asíncrona/s puede funcionar formando parte de un contador síncrono o asíncrono indistintamente. V. F.

Todos los tipos de biestables pueden construirse a partir de puertas AND. V. F.

A partir de un multiplexor de 3 entradas de control se puede implementar una función lógica de 2 variables como máximo. V. F.

EI biestable T mantiene su salida constante en presencia de impulsos de reloj cuando su entrada T se mantiene a '1'. V. F.

Los biestables RS asíncronos pueden construirse tanto con puertas NAND como con OR. V. F.

La función F=A'+BC se puede implementar mediante 2 puertas NOR de dos entradas cada una. V. F.