Test EDI UJA OR2016

En un circuito secuencial las salidas en un determinado instante dependen de los valores de las entradas en ese instante y del valor presente en la salida en el instante anterior. V. F.

La técnica de la doble paridad sólo permite detectar errores. V. F.

Se puede obtener un contador de módulo 2 con un biestable J-K con las entradas J y K puestas a 1. V. F.

EI producto lógico de 2 bits coincide con la tabla de verdad de una puerta AND de 2 entradas. V. F.

La memoria del sistema constituye un bloque en la arquitectura de Von Neumann. V. F.

Cualquier resta de números naturales se puede realizar empleando el complemento a 1 ó a 2. V. F.

Los biestables R-S son siempre síncronos. V. F.

EI formato de coma fija sólo permite representar números enteros. V. F.

EI biestable T se puede formar a partir de biestable J-K con sus entradas J=1 y K=1. V. F.

Un decodificador BCD-decimal posee cuatro entradas y dieciséis salidas. V. F.

La función F=A'+BC se puede implementar mediante un multiplexor de 2 entradas de datos. V. F.

Utilizando lógica positiva, la salida de una puerta XOR de 2 entradas hay un "1" cuando las 2 entradas son iguales. V. F.

Un semisumador se construye con una puerta AND y una XOR, ambas de dos entradas. V. F.

La máquina de Von Neumann se basa en los siguientes bloques funcionales; unidad aritmético-lógica, unidad de control, memoria y unidades de entrada y salida. V. F.

EI sumador completo es un circuito capaz de sumar tres dígitos binarios del mismo peso. V. F.

Un código con distancia "d" puede detectar hasta d-1 errores. V. F.

La expresión A B + B' = A + B' es verdadera. V. F.

Los biestables RS asíncronos pueden construirse tanto con puertas NAND como con OR. V. F.

Una multiplicación aritmética con operandos de 2 bits se implementa empleando únicamente mediante puertas AND. V. F.

La tabla de verdad especifica completamente el comportamiento de una función lógica. V. F.