option
Cuestiones
ayuda
daypo
buscar.php

Test EDI UJA OR2019

COMENTARIOS ESTADÍSTICAS RÉCORDS
REALIZAR TEST
Título del Test:
Test EDI UJA OR2019

Descripción:
Test EDI UJA OR2019

Fecha de Creación: 2023/05/19

Categoría: Informática

Número Preguntas: 20

Valoración:(1)
COMPARTE EL TEST
Nuevo ComentarioNuevo Comentario
Comentarios
NO HAY REGISTROS
Temario:

Las características de una familia lógica: tiempo de propagación y disipación de potencia, corresponden a las características dinámicas de operación. V. F.

Cualquier número representado en el sistema binario, puede ser representado en código Gray. V. F.

La expresión algebraica A (A' + B) = AB. V. F.

Un multiplexor de 3 entradas de control, puede ser implementado con 2 multiplexores de 2 entradas de control y 1 multiplexor de 1 entrada de control. V. F.

Si conectamos una puerta lógica NOT a cada una de las entradas de una puerta AND, obtenemos una puerta lógica NOR,. V. F.

EI formato complemento a 2 (C2) tiene un rango de representación mayor que el formato complemento a 1 (C1), para un mismo número de bits. V. F.

Un demultiplexor de 3 entradas de control, puede ser implementado con 2 demultiplexores de 2 entradas de control y 1 demultiplexor de 1 entrada de control. V. F.

Se puede obtener un contador de módulo 2 con un biestable JK con ambas entradas J y K conectadas a " 1 ". V. F.

En un contador Johnson implementado con biestables D, la salida Q del último biestable se conecta a la entrada D del primer biestable. V. F.

Para la implementación de un contador en anillo de módulo 10, son necesarios 5 biestables. V. F.

Un registro de desplazamiento de 8 bits con entrada serie y con una frecuencia de la señal de reloj de 1KHz, se necesitan 8 periodos de la señal de reloj para cargar un dato de un byte en el registro. V. F.

Los símbolos "1" y "0" lógicos pueden usarse para ser asignados a niveles de tensión de 5 V y 0V, respectivamente, utilizando lógica negativa. V. F.

La frecuencia máxima de funcionamiento de una puerta lógica depende de su tiempo de retardo o propagación. V. F.

EI empleo del complemento (C1 ó C2) permite implementar la operación suma realizando una resta. V. F.

Si un decodificador de 4 líneas a 16 líneas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1101. V. F.

Un biestable D con la entrada D conectada a la salida Q funciona como un divisor por 2. V. F.

Un contador asíncrono difiere de un contador síncrono en eI modo de sincronización con la señal de reloj. V. F.

En un contador de módulo 8, la frecuencia de la señal de salida QLSB del biestable de menor peso, es 1/4 de la frecuencia de la señal de reloj de dicho contador. V. F.

Los terminales de E/S de datos de una memoria RAM son unidireccionales, para reducir el número de terminales del circuito integrado. V. F.

En un decodificador BCD a 7 segmentos, cuyo valor en sus entradas es 1001. Las salidas activas serán a, b, c, f y g. V. F.

Denunciar Test