La velocidad de un circuito junto con la disipación de potencia son dos de los factores a tener en cuenta para determinar la calidad de una familia lógica V F.
En un biestable con las entradas J y K conectadas a "1" y las entradas asíncronas inactivas, la salida dependerá del valor en el instante anterior V F.
Con un MUX de 3 entradas de control podemos implementar una puerta XOR de 4 entradas V F.
Un biestable D se forma a partir de un biestable J-K uniendo sus salidas V F.
El número de biestables (n) a utilizar en el diseño de un contador cuyo módulo (N) no es potencia de dos, se obtiene según la fórmula: 2n-1 < N V F.
Un biestable D con la entrada conectada a una salida Q cambia su salida cada vez que llega una activación de la señal de reloj V F.
En un biestable disparado por flanco de subida, la salida no cambia hasta el siguiente flanco, aunque cambie el valor de las entradas asíncronas V F.
El biestable RS tiene un estado no deseado, en el que las salidas tienen un comportamiento anómalo V F.
Un MUX de 3 entradas de control permite implementar un conversor de BCD a decimal V F.
El código ASCII tiene distintas representaciones para el carácter "5" y para el valor numérico 5 V F.
Las puertas lógicas CMOS pueden funcionar con niveles de tensión de 5V V F.
Un multiplexor es un circuito funcional V F.
Las entradas asíncronas en los biestables afectan a las salidas cuando se activa la señal de reloj V F.
En una puerta AND de 2 entradas tenemos: una conectada a una señal de reloj y la otra a una entrada D. La salida de la puerta tiene el mismo comportamiento que un biestable D V F.
Un circuito contador asíncrono no tiene entrada/s asíncrona/s V F.
Un circuito contador síncrono no tiene entrada/s asíncrona/s V F.
Las entradas asíncronas de un biestable RS son activas a nivel bajo V F.
El margen de ruido determina la inmunidad al ruido de una puerta lógica V F.
Si un decodificador de 4 líneas a 16 líneas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1100 V F.
Los biestables son dispositivos combinacionales y se pueden implementar mediante dispositivos secuenciales V F.
El formato de representación IEEE754 solamente puede representar números enteros V F.
Con un MUX de 3 entradas de control podemos implementar una puerta XNOR de 4 entradas V F.
El formato IEEE754 permite representar números normalizados y denormalizados V F.
El margen de transición en la entrada de una puerta lógica es el rango de tensiones comprendido entre VILmax y VIHmin V F.
En un biestable con las entradas J y K conectadas a "1" y la entrada RESET activa, el valor de la salida dependerá del valor de la misma en el instante anterior V F.
El formato de coma fija se usa únicamente para representar números enteros V F.
En un mapa de Karnaugh de 4 variables, resulta un término suma de dos variables, por la simplificación de un grupo de 4 celdas con valor “1” (uno V F.
En un biestable R-S, las señales de entrada síncronas son: la señal R, S y el reloj. V F.
En un procesador de 8 bits, el byte y la palabra coinciden de tamaño V F.
Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 KHz. La salida Q es una señal cuadrada de 20 KHz V F.
Un biestable J-K con J=1 y K=1 tiene una entrada de reloj de 10 KHz. La salida Q es una señal cuadrada de 10 KHz V F.
El rango de representación de un formato de complemento a 1 con 10 bits comprende los números enteros situados entre –512 y 512, ambos inclusive V F.
La suma binaria y aritmética de dos números da siempre igual resultado V F.
En un biestable con entradas asíncronas activas a nivel alto, si PR = 1 y CL = 0, ocurre que Q = 1 V F.
La relación existente entre las entradas de control (c) y datos (d) de un multiplexor es d = 2 ^ c V F.
El formato de representación complemento a 1 (C1) tiene dos representaciones para el cero V F.
Uno de los elementos o bloques que forma un un microprocesador son los dispositivos llamados periféricos V F.
Los niveles lógicos “0” y “1” se corresponden siempre con 0V y 5V V F.
El número mínimo de buses de un sistema microprocesador es 2 V F.
Una de las características dinámicas de los circuitos lógicos son los tiempos de propagación-transición V F.
Todos los circuitos digitales tienen un tiempo de propagación mayor que 0 V F.
En un biestable D con D=Q, la única forma de cambiar el valor de Q es mediante el empleo de las entradas asíncronas V F.
Un número binario que solamente tenga parte entera, en decimal solamente tendrá parte entera V F.
El microprocesador 8085 es de 16 bits V F.
La puerta AND forma un conjunto funcionalmente completo V F.
En un registro de desplazamiento entrada serie/salida serie se requieren 8 pulsos de reloj para introducir un byte de datos. V F.
Se puede obtener un multiplexor con 8 entradas de datos, mediante dos multiplexores de 4 entradas cada uno y un multiplexor de 2 entradas. V F.
En un biestable JK con ambas entradas conectadas entre sí, en la salida obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj V F.
La detección de errores mediante la distancia de código binario permite detectar y corregir errores V F.
Una memoria ROM, con n entradas de direcciones (bus de direcciones), m salida de datos, dispondrá de (m x 2 n ) celdas V F.
El SBN es un sistema de numeración posicional V F.
Un decodificador BCD posee 4 entradas y 16 salidas V F.
Un código con distancia d puede detectar hasta d-1 errores V F.
Los biestables RS asíncronos pueden construirse tanto con puertas NAND como NOR V F.
El semisumador de 2 bits realiza la suma lógica de 2 bits y da 2 salidas V F.
Generalmente la celda de almacenamiento en una memoria dinámica DRAM es un condensador V F.
El método de detección de errores basado en la distancia permite siempre detectar y corregir errores V F.
El semisumador binario es un circuito capaz de sumar aritméticamente dos dígitos binarios del mismo peso V F.
Un sistema combinacional es aquel en que las salidas dependen de los valores de las entradas y de las salidas en el instante anterior V F.
Un circuito secuencial síncrono de 18 estados puede implementarse a partir de 4 biestables J-K V F.
El biestable T se puede formar a partir de un biestable J - K con sus entradas J =K= T V F.
La multiplicación aritmética de 2 bits se implementa únicamente usando puertas AND V F.
El biestable T se puede formar a partir de biestables J-K con sus entradas J=1 y K=1 V F.
Existen formatos IEEE754 de 32, 64 y 80 bits V F.
El mintérmino se conoce también como producto canónico V F.
La función A’ + BC se puede implementar con un multiplexor de 2 entradas de datos V F.
El BCD es un sistema de numeración simétrico. V F.
En el formato IEEE754, si el campo EXPONENTE vale 0 (00…00) el número representado es 0 o desnormalizado V F.
Las entradas síncronas de un biestable son prioritarias a las asíncronas V F.
Un biestable J-K activo por nivel, con sus entradas: J=K=1, CLK=1, y PR’=CL’ =1. Dicho biestable presenta una señal oscilante en su salida Q, igual a 1, 0, 1, 0,... V F.
En el formato IEEE754, si el campo EXPONENTE vale 1 (11…11) el número representado es + o infinito V F.
Existe una relación inversamente proporcional entre la frecuencia de trabajo y el tiempo de retardo de un biestable V F.
El sistema de representación BCD permite una conversión directa dígito a dígito Decimal –BCD V F.
En general, la familia lógica con tecnología TTL puede ser alimentada entre 15 y 5 V V F.
La característica Fan-out de una puerta lógica representa el número de entradas que dicha puerta lógica puede excitar como mínimo V F.
El fan-out determina el mínimo número de puertas que se pueden conectar a la salida de una puerta lógica V F.
El código BCD-exceso 3 es un código simétrico V F.
El código ASCII estándar es un código de 7 bits V F.
El formato de complemento a 1 (C1) tiene un rango de representación mayor que el formato de complemento a 2 V F.
Los biestables RS asíncronos con puertas NAND, tienen la misma tabla de verdad, que los biestables RS asíncronos con puertas NOR V F.
El hexadecimal es un sistema de numeración posicional V F.
El código BCD natural utiliza 3 bits para codificar cada sistema decimal V F.
Un semirestador de 2 bits tiene 2 entradas y dos salidas V F.
A partir de un multiplexor de 3 entradas de control, se puede implementar
una función lógica de 8 variables como máximo/mínimo V F.
Un biestable D con la entrada conectada a Q funciona como un divisor por 2 V F.
El diagrama de estados define el comportamiento de un sistema
secuencial V F.
Un sumador completo es un dispositivo secuencial que tiene 3 entradas y
2 salidas. V F.
Un multiplexor es un selector de datos equivalente a un conmutador de N entradas y una salida V F.
La frecuencia máxima de trabajo de un contador síncrono, es la inversa de la suma de los tiempos de retardo o propagación de los biestables que forman el contador V F.
Se puede implementar una XOR usando sólo puertas NOR V F.
La suma lógica de 2 bits coincide con la tabla de verdad de una puerta OR de 2 entradas V F.
Cualquier expresión booleana se puede implementar usando puertas AND, OR y NOT V F.
Un multiplexor es un dispositivo programable V F.
El bit de paridad par y el impar de una misma información son siempre opuestos V F.
Los biestables R-S son siempre síncronos V F.
Cada cuadro del mapa de Karnaugh de n variables tiene n cuadros adyacentes V F.
Se puede obtener un contador de módulo 2 con un biestable J-K con las entradas J-K puestas a 1 V F.
La técnica de la doble paridad sólo permite detectar errores V F.
En un registro de desplazamiento de n bits, entrada serie-salida serie, se necesitan (n-1) pulsos de la señal de reloj, para almacenar una palabra de n bits en el registro V F.
El producto lógico coincide con la tabla de verdad de una puerta AND V F.
La frecuencia máxima de trabajo de un contador síncrono de módulo 16, es mayor, que la de un contador asíncrono con igual módulo y la misma tecnología V F.
Un biestable T es un dispositivo secuencial V F.
En un contador síncrono de módulo 16, el valor de la frecuencia de la señal de salida del biestable de menor peso Q(lsb), es la mitad de la frecuencia de la señal de reloj que se aplica al contador V F.
En un contador asíncrono, las entradas de reloj no actúan simultáneamente, sino secuencialmente V F.
En un biestable asíncrono, su salida sólo se verá afecta por las variaciones de la entrada producidas durante el nivel o flanco activo de la señal de reloj que lo gobierna V F.
En el código BCD natural, cada dígito del sistema decimal se codifica utilizando cuatro bits del sistema binario V F.
La unidad aritmético lógica (ALU) 74181 maneja operandos de 4 bits. V F.
La tabla de verdad de un biestable J-K maestro-seguidor disparado por flanco, es la misma, que la de un biestable J-K disparado por nivel V F.
El valor de fin de cuenta de un contador binario módulo 13 (0,1…12) es 1101 V F.
En un codificador sin prioridad al excitarse varias entrada a la vez, las salidas del mismo corresponden a la entrada de mayor valor decimal. V F.
Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de un kHz. La salida Q es una señal cuadrada de 0,5 kHz V F.
Las memoria RAM dinámicas son más rápidas que las estáticas V F.
Cualquier biestable su puede implementar usando únicamente puertas lógicas V F.
Un registro de desplazamiento, es un circuito de memoria temporal con capacidad limitada V F.
Las memorias EEPROM pueden ser borradas por luz ultravioleta V F.
Los terminales de E/S de los datos de memoria RAM son unidireccionales, para reducir el número de terminales del circuito integrado V F.
Un multiplexor puede funcionar como un selector de datos V F.
Un multiplexor puede servir para la conversión paralelo-serie de datos V F.
Un demultiplexor es un convertidor paralelo-serie V F.
Se puede obtener un demultiplexor con 8 salidas de datos, mediante 1 demultiplexor de 2 salidas y 2 demultiplexores de 4 salidas cada uno. V F.
En un sistema microcomputador, la información transferida por el bus de direcciones es bidireccional V F.
El formato IEEE754 es un sistema de numeración en coma fija V F.
La tecnología CMOS utiliza óxido como aislante entre las uniones semiconductoras V F.
Una posible definición de la característica Inmunidad al ruido en una familia lógica es: capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida. V F.
La resta lógica y aritmética a veces coinciden V F.
Un multiplexor con 2 entradas de control implementa cualquier función lógica de hasta 3 variables de entrada V F.
Las puertas AND de dos entradas implementan la función producto
aritmético de dos bits V F.
La tecnología CMOS tiene una disipación de potencia más baja que la tecnología TTL. V F.
La expresión A+(A)’ B = A+B V F.
Las características dinámicas de una familia lógica, afectan al régimen permanente de funcionamiento de los circuitos (las entradas permanecen en un valor estable). V F.
La expresión algebraica A+(A)´C = A+C. V F.
Si en complemento a 1 y en complemento a 2 se suman dos cantidades de distinto signo, el signo del resultado es igual al signo del número de mayor módulo V F.
Si al sumar dos cantidades del mismo signo el signo del resultado es distinto del de los dos números, se ha producido desbordamiento V F.
Si a = 15 y b = 7, empleando el complemento a 1 para realizar la resta en formato de 8 bits, el resultado de a – b es 111101111 V F.
Un decodificador BCD a 7 segmentos es un dispositivo combinacional con 4 entradas y 7 salidas V F.
El decodificador binario es un dispositivo combinacional con n entradas y 2n salidas, de las que únicamente se activa una en cada instante V F.
Las memorias EEPROM sólo pueden grabarse una vez V F.
En un contador de módulo 8, la frecuencia de la señal de salida QLSB del biestable de menor peso, es ¼ de la frecuencia de la señal de reloj de dicho contador V F.
Un circuito síncrono tiene que ser activo necesariamente por flanco de subida o de bajada de la señal de reloj V F.
Un contador asíncrono no tiene ninguna entrada que no sea asíncrona V F.
Las características de una familia lógica: tiempo de propagación y disipación de potencia, corresponden a las
características dinámicas de operación V F.
Cualquier número representado en el sistema binario, puede ser representado en código Gray V F.
. La expresión algebraica A (A´+B)=AB V F.
Un multiplexor de 3 entradas de control, puede ser implementado con 2 multiplexores de 2 entradas de control
y 1 multiplexor de 1 entrada de control. V F.
Si conectamos una puerta lógica NOT a cada una de las entradas de una puerta AND, obtenemos una puerta
lógica NOR V F.
El formato complemento a 2 (C2) tiene un rango de representación mayor que el formato complemento a 1
(C1), para un mismo número de bits V F.
Un demultiplexor de 3 entradas de control, puede ser implementado con 2 demultiplexores de 2 entradas de
control y 1demultiplexor de 1 entrada de control V F.
En un contador Johnson implementado con biestables D, la salida Q del último biestable se conecta a la
entrada D del primer biestable V F.
Para la implementación de un contador en anillo de módulo 10, son necesarios 5 biestables V F.
Un registro de desplazamiento de 8 bits con entrada serie y con una frecuencia de la señal de reloj de 1KHz,
se necesitan 8 periodos de la señal de reloj para cargar un dato de un byte en el registro. V F.
. La frecuencia máxima de funcionamiento de una puerta lógica depende de su tiempo de retardo o
propagación V F.
Un contador asíncrono difiere de un contador síncrono en el modo de sincronización con la señal de reloj V F.
Una característica general de la tecnología CMOS es su bajo consumo eléctrico, si la comparamos con la tecnología TTL V F.
En un biestable disparado por flanco de subida, la salida no cambia hasta el siguiente flanco, aunque cambie el valor de las entradas asíncronas V F.
En un mapa de Karnaugh, el agrupar “1” (unos) da lugar a términos en forma de suma de productos V F.
El biestable J-K presenta un estado no deseado V F.
Sea un biestable J-K cuyas entradas se encuentran unidas y conectadas a un uno lógico. Tras un pulso de reloj, en la salida se obtiene el complemento del estado de salida anterior V F.
Existen registros de desplazamiento en formato serie-serie V F.
Un contador asíncrono de 16 estados es más rápido que un contador síncrono con el mismo número de estados V F.
Las características estáticas: afectan al régimen permanente de funcionamiento de los circuitos (las entradas permanecen en un valor estable) V F.
Las características dinámicas afectan al régimen transitorio (cuando se producen cambios en las entradas del circuito) V F.
La entrada de una puerta lógica puesta a “0” entrega corriente V F.
La entrada de una puerta lógica puesta a “1” absorbe corriente V F.
La salida de una puerta a “0” absorbe corriente V F.
La salida de una puerta a “1” entrega corriente V F.
Los valores equivalentes para las salidas se denominan: VOLmin y VOLmax para el nivel 0 y entre VOHmin y VOHmax para el nivel 1, respectivamente V F.
Si se conecta un número excesivo de puertas de carga, la tensión VOH
puede caer por debajo de su valor mínimo VOH mín V F.
La disipación de potencia media de una puerta lógica se calcula efectuando la media aritmética. V F.
Cuando dos señales de entrada se conectan a una misma puerta lógica, tienen retardos distintos, la salida del sistema combinacional puede dar lugar a salidas inesperadas. V F.
Algunas veces, se producen falso pulsos que condicionan a un rediseño del sistema digital, para evitar salidas inesperadas V F.
Los sistemas digitales procesan señales discretas, las cuales únicamente pueden tomar en un instante un valor perteneciente a un conjunto finito de éstos V F.
Señales binarias: en un momento dado pueden tomar un valor u otro,únicamente, 1 ó 0 (verdadero o falso) y físicamente se corresponden con dos niveles definidos de tensión o corriente V F.
Para n variables existen 2^n+1 combinaciones posibles de dichas variables V F.
La puerta lógica es un pequeño circuito, por lo general físicamente implementado en un circuito integrado y que responde a una función lógica básica V F.
Si se establece una analogía eléctrica, el 0 lógico corresponde a un interruptor cerrado, permitiendo el paso de la corriente, y el 1 a un interruptor abierto, impidiendo el paso de la corriente V F.
La combinación de las puertas AND-NOT y la combinación de las puertas OR-NOT, forman conjuntos funcionalmente completos, V F.
Los teoremas del álgebra de Boole conducen a la obtención de expresiones equivalentes para una función lógica dada V F.
Existen una serie de teoremas en el álgebra de Boole que permiten la obtención de expresiones equivalentes simplificadas para una función lógica dada V F.
Los implicantes de una función son los mintérminos a los que se les pueden aplicar las reglas de minimización con sus adyacentes V F.
Un implicante primo es un implicante que no es subconjunto de otro implicante. V F.
Un implicante primo esencial es un implicante primo que incluye una celda marcada con "1" que no está incluida en ningún otro implicante primo. V F.
A veces aparecen funciones para las que no se especifica su valor ante ciertas combinaciones de las variables de entrada.
En estos casos se dice que la función está “incompletamente definida.” V F.
Un circuito combinacional es aquél que está formado por funciones lógicas elementales con un número de entradas y salidas, de forma que los valores de éstas, dependen exclusivamente del valor que poseen las entradas, para un instante determinado V F.
Si las cantidades a sumar necesitan más de dos bits para su representación, serán necesarios tantos sumadores totales
como bits tenga el mayor de los sumandos V F.
En general, se puede construir una función de N variables mediante un multiplexor de N -1 entradas de control V F.
Un demultiplexor usa conexión en cascada y una estructura árbol V F.
Un demultiplexor es un conversor serie-paralelo V F.
Un codificador es un circuito con N entradas y n salidas V F.
Un codificador binario es N = 2n V F.
En un codificador se activa una sola entrada, y aparece a la salida la representación del número asignado a dicha entrada. V F.
En un codificador con prioridad, puede excitarse una entrada V F.
El funcionamiento de un decodificador es opuesto al de un codificador, de manera que cada combinación de valores en las entradas activa una o varias salidas V F.
Los decodificadores excitadores son decodificadores que al introducir un código binario de n bits de entrada, excitan varias salidas simultáneamente V F.
La memoria permanente es sólo de lectura ROM V F.
En un circuito secuencial los valores actuales de sus salidas dependen de los valores actuales de las entradas y de los valores que dichas entradas han adoptado anteriormente V F.
Para memorizar la historia de un sistema es necesario un conjunto de células elementales de memoria denominadas registro V F.
Un biestable será el elemento básico de memoria que, construido con puertas lógicas, es capaz de almacenar un bit de información V F.
El terminal de reloj es la entrada que gobierna las entradas síncronas de un biestable, al recibir por dicho terminal la denominada “señal de reloj” V F.
En el biestable R-S síncrono, las entradas R y S se reflejan en la salida si coinciden con nivel alto señal CLK V F.
En el biestable R-S síncrono con entradas asíncronas, las entradas asíncronas prevalecen siempre V F.
El estado no deseado del biestable J-K se puede resolver utilizando biestables maestro-seguidor o el biestable J-K disparado por flanco V F.
El biestable J-K maestro-seguidor soluciona el problema de inestabilidades que existen en los biestable J-K clásicos, ya que aísla la salida y la entrada de forma que no pueda existir un camino de realimentación no deseado V F.
Reloj está a nivel bajo, el biestable maestro se encuentran a 0 independizado de las entradas J y K. El biestable seguidor estará,
forzosamente, en la situación que el maestro fija. V F.
Reloj pasa a nivel alto, las entradas de seguidor son 0. Las entradas del maestro se abren, estableciendo la comunicación entre las entradas y el biestable maestro V F.
Las realimentaciones que van desde las salidas Q y Q evitan que en las entradas del maestro pueda producirse la situación de tener ambas a 1. V F.
Reloj vuelve a nivel bajo, el seguidor reproduce la situación en que se encuentra el maestro en este momento, mientras que el maestro queda aislado del exterior V F.
Un biestable D retardado se obtiene a partir del biestable J-K añadiendo un inversor entre ambas entradas, de manera que la entrada K sea la complementaria de la J. V F.
En un biestable D retardado, el dato por la de entrada D del flip-flop, se transferirá a la salida en el próximo impulso del reloj y, por lo tanto, la unidad funcionará como un elemento de retardo V F.
El biestable tipo T (Toggle) es un biestable que posee una sola entrada y dos salidas complementarias. Se construye fácilmente a partir de un biestable J-K, uniendo sus dos entradas V F.
Los contadores, son circuitos que cuentan impulsos, utilizando un código determinado. Son circuitos digitales que recuerda el número de impulsos que se le han aplicado. Están formados por cadenas de biestables V F.
Un contador de n biestables tiene un máximo de 2n estados (2n=N). V F.
Los biestables asíncronos están gobernados por el mismo impulso de reloj V F.
El principal inconveniente de los biestables asíncronos es que al conmutar en serie las cadenas de biestables, estos retardos de propagación sean aditivos V F.
El mayor retardo de un contador asíncrono de modulo 8 se produce en el paso de 111 a 000, en el que el tiempo de retardo acumulado es igual a 3 x t(pd) V F.
La máxima frecuencia de trabajo del contador asíncrono, depende de la suma de los retardos de cada biestable V F.
La máxima frecuencia del contador asíncrono tiene valores relativamente bajos, lo que supone una limitación en su utilización. Esta desventaja se supera utilizando los contadores síncronos. V F.
Las funciones lógicas de cada entrada síncrona van aumentando en complejidad a medida que aumenta el peso del biestable al que se conectan V F.
El tiempo de retardo de todo el contador síncrono coincide con el tiempo de retardo de un solo biestable V F.
Un registro es un bloque funcional destinado a almacenar o registrar información binaria durante un intervalo de tiempo V F.
Los registros de desplazamiento, además de la función de memoria, desplazan los bits de un biestable a otro de manera asíncrona V F.
La combinación de las puertas XOR-AND forma conjuntos funcionalmente completos, V F.
La combinación de las puertas XOR-NOT forma conjuntos funcionalmente completos, V F.
La combinación de las puertas XOR-OR forma conjuntos funcionalmente completos, V F.
Las puertas NAND y NOR son funcionalmente completas V F.
En un registro de estrada paralelo serie los bits de datos se introducen en paralelo mediante las entradas asíncronas de PRESET, activas a nivel bajo V F.
En un registro de desplazamiento de entrada serie - salida paralelo, si se desean transferir N bits en serie a salida en paralelo, se usará N biestables en cascada. El primer bit corresponde a la salida QN y el último a Q1. V F.
La lógica cableada es un circuito específico para cada aplicación, y la lógica programada para múltiples V F.
La lógica cableada tiene la necesidad de cambios ante cualquier modificación V F.
La lógica cableada tiene un bajo coste de diseño e implementación V F.
La lógica cableada tiene una alta fiabilidad V F.
La lógica programada permite cambios en el programa y no en el hardware V F.
La lógica programada tiene una alta fiabilidad V F.
La lógica programada tiene un bajo coste de diseño e implementación V F.
Un demultiplexor tiene n entradas de contro y 2^n salidas V F.
En un codificador sin prioridad puede excitarse una entrada V F.
En los decodificadores excitadores, al introducir un código binario de n bits de entrada, excitan varias salidas
simultáneamente V F.
Un sistema combinacional es aquél en el que, en un determinado instante, sus salidas toman un estado lógico que depende únicamente del estado lógico que adoptan sus entradas en dicho preciso instante. V F.
Se dice que un sistema o circuito digital es síncrono cuando éste sólo se activa en los momentos que define un generador de impulsos cuadrados de frecuencia fija (señal de reloj), que actúa sobre todo el sistema. V F.
En el biestable R-S asíncrono, los cambios en las entradas R y S se reflejan inmediatamente en la salida V F.
La memoria DRAM no necesita refresco V F.
La memoria ROM es programable por el fabricante mediante máscara V F.
La memoria PROM se puede grabar múltiples veces V F.
La memoria EPROM se puede grabar múltiples veces V F.
La memoria EPROM emplea borrado mediante rayos UV V F.
|
