Estructura de Computadores - Preguntas de Monociclo

Para calcular la dirección de destino de un salto incondicional se reemplazan los 28 bits de menor peso del PC con los 26 de menor peso de la instrucción desplazados 2 bits a la izquierda. Verdadero. Falso.

Los componentes del MIPS pueden dividirse en dos tipos: los elementos que contienen el estado de la máquina y los que operan con los datos. Verdadero. Falso.

Para que un procesador funcione correctamente es importante especificar el instante exacto en el que se realizan las lecturas y escrituras de los elementos de estado. Verdadero. Falso.

Del diseño del procesador dependen factores clave para el rendimiento de la máquina como el tiempo de ciclo o el número de ciclos por instrucción. Verdadero. Falso.

En el diseño monociclo todas las instrucciones se ejecutan en un solo ciclo, por lo que el tiempo de ciclo vendrá determinado por la instrucción más rápida. Verdadero. Falso.

Todas las memorias del camino de datos necesitan señales de control de lectura y escritura. Verdadero. Falso.

En el diseño monociclo la instrucción que más tiempo necesita para ejecutarse completamente suele ser la addu. Verdadero. Falso.

La ALU del diseño monociclo solo necesita ser capaz de ejecutar 5 operaciones a pesar de que el número de instrucciones distintas que usan la ALU es mayor. Verdadero. Falso.

El camino de datos en esta lectura implementa el repertorio completo de instrucciones del MIPS. Verdadero. Falso.

Partiendo de cada instrucción, la unidad de control debe ser capaz de generar las señales de escritura para cada elemento de estado y las señales de control para la ALU y los multiplexores. Verdadero. Falso.

Los multiplexores son elementos clave porque permiten que un componente del camino de datos pueda ser compartido por instrucciones de distintos tipos. Verdadero. Falso.

El diseño del camino de datos más eficiente posible es aquel en el que se utiliza un único ciclo de reloj para ejecutar cada instrucción. Verdadero. Falso.

El valor máximo del periodo de la señal de reloj está determinado por el retardo de la lógica combinacional que debe actuar entre dos flancos de la señal de reloj. Verdadero. Falso.

Las instrucciones de carga y almacenamiento no necesitan usar la ALU. Verdadero. Falso.

El camino de datos más sencillo posible para el MIPS es un diseño monociclo en el que ningún elemento puede usarse más de una vez por instrucción. Verdadero. Falso.

Para calcular la dirección de destino de un salto condicional se desplaza el campo de desplazamiento 2 bits a la izquierda y se suma el resultado al PC del salto. Verdadero. Falso.

El diseño del camino de datos de un procesador es totalmente independiente de la arquitectura del repertorio de instrucciones. Verdadero. Falso.

La sincronización por flanco permite que durante un único ciclo de reloj se pueda leer el contenido de un registro, operar sobre el valor usando un circuito combinacional y escribir el resultado en ese mismo registro. Verdadero. Falso.

Las instrucciones son almacenadas en un banco de registros que es, en cada ciclo, el componente que se encarga de proporcionar al resto del procesador la instrucción que corresponde a una determinada instrucción. Verdadero. Falso.

Dado que estamos estudiando el procesador MIPS de 32 bits, las entradas y salidas de datos de casi todos los elementos lógicos y de estado son de 32 bits. Verdadero. Falso.

Con la mayoría de instrucciones se utiliza un sumador que incrementa en 4 el contenido del PC para obtener la siguiente instrucción a ejecutar. Verdadero. Falso.

Para escribir un valor en el banco de registros hacen falta dos entradas, una para proporcionar el valor y otra para identificar el número del registro que se va a escribir. Verdadero. Falso.

El banco de registros del MIPS permite la lectura de dos registros de forma simultánea. Verdadero. Falso.

El contador de programa es un registro que almacena la dirección de memoria de la instrucción que ejecuta el camino de datos. Verdadero. Falso.

Los dos primeros pasos en la ejecución de una instrucción son los mismos para todas las instrucciones: obtener la instrucción de memoria y leer los registros implicados. Verdadero. Falso.

Al diseñar la unidad de control usando varios niveles de decodificación podemos reducir el tamaño de la unidad de control principal e incluso aumentar su velocidad. Verdadero. Falso.

Todas las instrucciones acceden a la memoria de datos. Verdadero. Falso.

Cuando dos instrucciones son de distinto tipo, no hay prácticamente ningún parecido entre ellas. Verdadero. Falso.

La velocidad de la unidad de control no es relevante, lo único importante es que haga correctamente su trabajo. Verdadero. Falso.

El código de operación está siempre en los primeros 5 bits de la instrucción independientemente del tipo de instrucción. Verdadero. Falso.

El camino de datos del MIPS es capaz de comparar dos números a pesar de no disponer de un circuito comparador. Verdadero. Falso.

La instrucción add $t1, $t2, $t3 lee los registros $t1 y $t2, opera con ellos usando la ALU y luego almacena el resultado en el registro $t3. Verdadero. Falso.

El diseño monociclo es ineficiente tanto desde el punto de vista del rendimiento como desde el punto de vista del coste de la circuitería. Verdadero. Falso.

¿Qué valor binario tendrán las señales de control de la ALU (ALUctrl) al ejecutar una instrucción sub? (000, 001, 010, 011, 100, 101, 110 o 111).

¿Qué valor binario tendrán las señales de control de la ALU (ALUctrl) al ejecutar una instrucción beq? (000, 001, 010, 011, 100, 101, 110 o 111).

¿Qué valor binario tendrán las señales de control de la ALU (ALUctrl) al ejecutar una instrucción add? (000, 001, 010, 011, 100, 101, 110 o 111).

¿Qué valor binario tendrán las señales de control de la ALU (ALUctrl) al ejecutar una instrucción slt? (000, 001, 010, 011, 100, 101, 110 o 111).

¿Qué valor binario tendrán las señales de control de la ALU (ALUctrl) al ejecutar una instrucción or? (000, 001, 010, 011, 100, 101, 110 o 111).

¿Qué valor binario tendrán las señales de control de la ALU (ALUctrl) al ejecutar una instrucción and? (000, 001, 010, 011, 100, 101, 110 o 111).

¿Qué valor binario tendrán las señales de control de la ALU (ALUctrl) al ejecutar una instrucción lw? (000, 001, 010, 011, 100, 101, 110 o 111).

¿Qué valor binario tendrán las señales de control de la ALU (ALUctrl) al ejecutar una instrucción sw? (000, 001, 010, 011, 100, 101, 110 o 111).

¿Qué señal de control indica, cuando está activa, que el segundo operando de la ALU son los 16 bits de menor peso de la instrucción con el signo extendido?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando está activa, que se debe colocar el valor de la posición de memoria designada por la dirección en la salida de lectura de la memoria de datos?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando no está activa, que el valor de entrada del banco de registros proviene de la ALU. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando está activa, que el identificador del registro destino viene determinado por el campo rd?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando está activa, que el valor de la posición de memoria designada por la dirección debe ser reemplazado por el valor de la entrada de datos en la memoria de datos?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando no está activa, que el segundo operando de la ALU proviene del segundo registro leído del banco de registros?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando no está activa, que el identificador del registro destino viene determinado por el campo rt?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando está activa, que el registro destino se debe actualizar con el valor a escribir?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando está activa, que el PC debe ser reemplazado por la salida del sumador que calcula la dirección de destino de los saltos?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando no está activa, que el PC debe ser reemplazado por su valor actual más 4?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

¿Qué señal de control indica, cuando está activa, que el valor de entrada del banco de registros proviene de la memoria de datos?. ALUOp. EscribirMem. EscrReg. FuenteALU. FuentePC. LeerMem. MemaReg. RegDest.

Señala en la figura adjunta: (1) El sumador que calcula la dirección de la siguiente instrucción secuencial a ejecutar (PC+4).

Señala en la figura adjunta: (2) El multiplexor que permite decidir qué dirección se guarda en el PC (Mux_dir_PC).

Señala en la figura adjunta: (3) El sumador que calcula la dirección destino de un salto condicional (Dir_salto_cond).

Señala en la figura adjunta: (4) El multiplexor que decide de dónde viene el dato que se va a guardar en el banco de registros (Mux_dato_dest).

Si ocurre un fallo en el diseño monociclo y la señal de control ALUSrc permanece siempre a 1, ¿qué instrucciones siguen funcionando y cuáles no? (por limitaciones de la página no salen desplegables, solo chequeen las que sí funcionan y dejen sin chequear las que no). Beq. Slt. And. Or. Sub. J. Lw. Add. Sw.

Si ocurre un fallo en el diseño monociclo y la señal de control RegDst permanece siempre a 0, ¿qué instrucciones siguen funcionando y cuáles no? (por limitaciones de la página no salen desplegables, solo chequeen las que sí funcionan y dejen sin chequear las que no). Beq. Slt. And. Or. Sub. J. Lw. Add. Sw.

Si ocurre un fallo en el diseño monociclo y la señal de control RegDst permanece siempre a 1, ¿qué instrucciones siguen funcionando y cuáles no? (por limitaciones de la página no salen desplegables, solo chequeen las que sí funcionan y dejen sin chequear las que no). Beq. Slt. And. Or. Sub. J. Lw. Add. Sw.

Si ocurre un fallo en el diseño monociclo y la señal de control ALUSrc permanece siempre a 0, ¿qué instrucciones siguen funcionando y cuáles no? (por limitaciones de la página no salen desplegables, solo chequeen las que sí funcionan y dejen sin chequear las que no). Beq. Slt. And. Or. Sub. J. Lw. Add. Sw.