Examen Modulo 1

Cuando necesitamos habilitar una interrupción interna en el microcontrolador ATmega 2560 (como el caso de las interrupciones de un timer), usado en la plataforma Arduino mega 2560, ¿a qué recursos tendríamos que acceder?. A la función attachInterrupt() e ISR() de Arduino. A los registros hardware del timer y a la función ISR() de Arduino. A los registros hardware del timer, al registro de estado del microcontrolador y a la función ISR() de Arduino. Según el tipo de interrupción del timer, podrían ser suficientes las opciones A) o B).

¿Qué efecto tiene en el controlador de interrupciones PIC8259 el envío de un comando de "final de interrupción no específico"?. Pone a cero (resetea) el bit activo más prioritario del registro IRR. Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio. Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para dejar la línea IRQn preparada para otra petición de interrupción. Todas las anteriores son falsas.

Cuando el diseño de un sistema de interrupciones se realiza conectando varios PIC8259 en cascada y en modo "buffering", el maestro-esclavo se define a través de: Palabra OCW3. Palabra OCW2. Palabra ICW3. Palabra ICW4.

Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ7 obtenga la dirección de la rutina de servicio de la posición de memoria 0x1DC entonces se habrá de: Programar el valor 0x07 como palabra ICW2. Programar el valor 0x77 como ICW2. Programar el valor 0xDC como palabra ICW2. Todos los anteriores comandos de inicialización son incorrectos.

El sistema de interrupciones del microcontrolador ATmega 2560 se caracteriza por ser: Un sistema vectorizado. Vectores programables para las diferentes interrupciones. Sistema autovectorizado o vectores fijos para las diferentes fuentes de interrupción. Sistema no vectorizado. La detección de la fuente de interrupción requiere de una operación de consulta de registros de estado de los interfaces. Ninguna de las anteriores.

Si en un determinado entorno se oye debatir sobre los aspectos de diseño de un sistema de E/S, ¿cuál de las siguientes afirmaciones es coherente y correcta?. La identificación del dispositivo que interrumpe se realizará mediante la técnica de daisy-chain. Las transferencias de datos se realizarán mediante consulta de estado y sincronización por DMA. Las prioridades de los dispositivos es establecerán con la técnica daisy-chain y las transferencias de datos por DMA. La sincronización por consulta de estado con bucle de espera en dispositivos lentos no supone un “overhead” para el procesador.

En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿cuál de las siguientes afirmaciones es falsa?. Los controladores pueden encadenarse para aumentar el número de canales de DMA. El tamaño de bloque máximo que puede transferirse es de 64K. Puede realizar transferencias de datos entre memoria y periféricos y de memoria a memoria. No tiene capacidad para inicializar un bloque de memoria con un valor dado.

En el diseño de un bus asíncrono, ¿cuál de los siguientes elementos es innecesario?. Señal de ready o listo. Señales de datos. Señal de reloj. Todos los anteriores son necesarios.

El sistema de interrupciones EXTERNO del ATmega 2560, consta de un total de: 8 líneas de interrupción. 24 líneas de interrupción. 32 líneas de interrupción. Ninguna de las anteriores.

En relación a las funciones típicas asociadas a un interfaz, ¿Cuál de las siguientes funciones no es tarea del interfaz?. Realizar conversiones de datos a formatos serie y/o paralelo. Generar una interrupción. Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para ser transferidos. Adaptación de señales eléctricas.

En un sistema de interrupciones con gestión de prioridades por Daisy-chain y vectorizado ¿cuál de las siguientes afirmaciones es cierta?. La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la identificación de los dispositivos se realiza por consulta de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los dispositivos se realiza leyendo sus registros de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el dispositivo se identifica por un dato que deposita en el bus. Todas las respuestas dadas son falsas.

Respecto a la conexión de los diversos componentes de un sistema computador a través de buses compartidos, podemos decir que: La conexión más frecuente hoy en día es hacer uso de un único bus compartido por todos los componentes del sistema. Es más eficiente organizar el sistema como una jerarquía de buses según prestaciones de los dispositivos. El rendimiento no depende de la organización de los buses sino solo de las velocidades de los dispositivos a conectar. Todas las anteriores son falsas.

Cuando hablamos del sistema de interrupciones del 18086, ¿Cuál de las siguientes afirmaciones es CIERTA?. Los dispositivos se identifican por consulta de estado ya que implementa unos sistemas de interrupciones no vectorizado. Las direcciones de las rutinas de servicio de cada una de las interrupciones están almacenadas en una tabla que puede ocupar hasta 1024 bytes. El sistema es capaz de gestionar hasta 1024 líneas de interrupción de forma vectorizada. No tiene instrucciones de interrupción (interrupciones software).

Si en un sistema de interrupciones basado en el controlador i8259 enviamos a un controlador el byte 11101000 como palabra ICW3 y tiene en su pata “SP/EN' = +5v, ¿Cuál de las siguientes afirmaciones es cierta?. Estamos diseñando un sistema de hasta 36 lineas de interrupción. Estamos programando un controlador esclavo o maestro indicándole que utilice el vector 0xE8 para la línea IRQ0. Estamos programando un controlador esclavo. Todas las anteriores son falsas.

El interfaz Centronics se puede considerar como: Un bus paralelo asincrono. Un bus paralelo síncrono. Una conexión punto-a-punto asincrona. Una conexión punto-a-punto síncrona.

En un sistema de interrupciones basado en varios controladores ¡8259 conectados en cascada ¿Como se indica a un controlador que es maestro o esclavo?. Con la palabra de inicialización ICW3. Con la palabra ICW 4 si está en modo amplificación de señales (buffered). Siempre a través de un pin o patita del controlador de interrupciones. Todas las anteriores son falsas.

Respecto al sistema de E/5 en un procesador, ¿Cuál de las siguientes afirmaciones es verdadera?. Las instrucciones del tipo INOUT pueden utilizarse para acceder a los puertos mapeados como memoria (memory mapped 1/0) en un sistema basado en el procesador 18086. En el procesador 18086 los puertos pueden ser mapeados como memoria (memory mapped I/0) o E/S. Los registros de los periféricos simulados en el simulador PCSpim pueden mapearse como memoria o como entrada/salida. Todas las anteriores son falsas.

Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel, ¿Cuál de las siguientes afirmaciones es CIERTA?. Cuando el periférico solicita una transferencia por DMA el controlador de DMA. automaticamente toma el control de los buses para realizar la transferencia independientemente del procesador. En las transferencias por DMA el direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT. En las transferencias por DMA los puertos son seleccionados por la señal DACK del contador DMA. Los puertos se seleccionan en base a su dirección que se encuentra en el bus de direcciones.

¿Qué efecto tiene en el controlador de interrupciones PIC8259 el envío de un comando de "final de interrupción no específico"?. Pone a cero (resetea) el bit activo más prioritario del registro IRR. Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio. Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para dejar la línea IRQn preparada para otra petición de interrupción. Todas las anteriores son falsas.

En la conexión de diferentes dispositivos a un bus síncrono: Solo se admite la conexión de dispositivos que sean igual de rápidos. Podemos conectar dispositivos sin que importe sus velocidades. El protocolo de comunicaciones maneja una señal de ready o listo. Todas las anteriores son falsas.

Respecto a la conexión de los diversos componentes de un sistema computador a través de buses compartidos, podemos decir que: La conexión más frecuente hoy en día es hacer uso de un único bus compartido por todos los componentes del sistema. Es más eficiente organizar el sistema como una jerarquía de buses según prestaciones de los dispositivos. El rendimiento no depende de la organización de los buses sino solo de las velocidades de los dispositivos a conectar. Todas las anteriores son falsas.

En un procesador del tipo 18086 el acceso a los puertos de entrada-salida se realiza normalmente con instrucciones: Del tipo in() Out(). Con instrucciones de acceso a puertos mapeados como memoria. Se accede con instrucciones de los tipos a) y b) anteriores. Todas las anteriores son falsas.

En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿Cuál de las siguientes afirmaciones es falsa?. No tiene capacidad para inicializar un bloque de memoria con un valor dado. Puede realizar transferencias de datos entre memoria y periféricos y de memoria a memoria. El tamaño de bloque máximo que puede transterirse es de 64K. Los controledores pueden encadenarse para aumentar el número de canales de DMA.

El protocolo de "handshake" es propio de: Un bus serie síncrono. Un bus paralelo síncrono. Un bus paralelo o serie asíncrono. Cualquiera de los buses anteriores.

Cuando en un diseño computador hablamos de las interrupciones, nos estamos refiriendo a: Una técnica para la transferencia de datos. Un método de sincronización. Tanto a una técnica de transferencia como a un método de sincronización. Todas las anteriores son falsas.

Desde el punto de vista del uso del procesador, y cuando se habla de sincronización por consulta de estado podemos afirmar que: Es una solución que exige modificaciones hardware adicionales no siempre al alcance. Es una técnica difícil de implementar a nivel de protocolos. El “overhead” o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos. La consulta de estado presenta un mejor rendimiento cuando se aplica a dispositivos rápidos.

En un modelo simplificado de periférico, un transductor es un dispositivo que tiene la funcionalidad de: Transferir información de acuerdo a un protocolo. Convertir un tipo de energía en otro. Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos. Todas las anteriores son falsas.

Respecto de la gestión de interrupciones en un procesador i8086, podemos afirmar que: El sistema de interrupciones es vectorizado y el atendimiento de la interrupción consiste en ejecutar el código de la rutina de servicio que se encuentra en la dirección de memoria: 4xN" vector. Cuando se produce una interrupción siempre se salta a una dirección de memoria fija. El sistema de interrupciones es vectorizado y puede hacer uso de hasta 2048 vectores distintos. todas las anteriores son falsas.

En general, el atendimiento de una interrupción por los procesadores tales como el I8086 o microcontrolador ATmega 2560, se realiza mediante una rutina de servicio que debe terminar en: Siempre con una instrucción especial de retorno que afecta al contador de programa y al estado del procesador. Una instrucción de retorno con el mismo código de operación que el retorno de una función, método o subrutina en programación. Una instrucción de salto a la dirección siguiente de la instrucción interrumpida. Ninguna de las anteriores.

¿Cuál de los siguientes factores puede ser un factor limitativo importante del rendimiento de la entrada/salida?. El sistema de memoria del computador. Usar buses sincronos. Usar buses de transmisión serie. Ninguno de los factores citados afectan realmente y de forma directa al rendimiento.

¿En cuál de los siguientes apartados se estaria haciendo referencia al transductor de un periférico?. Motor de una unidad lectora/grabadora de DvD. Diodo laser de un DVD. Cartucho de cinta magnética en uns unidad de almacenamiento. Tóner de una impresora laser.

Si en un programa x86 tenemos la secuencia de las dos siguientes instrucciones 1) MOVE reg. dato 2) OUT puerto, reg entonces podriamos afirmar que el puerto esta mapeado como: Memoria. Entrada/Salida. Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la señal I0/M".

En el diseño del sistema de entrada/salida (E/S) de un computador basado en el MIPS-32 puede optarse por: Mapear los puertos como memoria (memory mapped 10) o como entrada/salida (mapped I/O). Mapearlos solo como memoria. Mapearlos solo como E/S. Todas las anteriores son falsas.

Cuando un procesador con arquitectura MIPS-32 ejecuta una instrucción que produce un desbordamiento (overflow) entonces se genera: Una excepción con código distinto de 0 que puede extraerse del registro de “cause”. Una excepción con código distinto de 0 que puede extraerse del registro de “Status”. Una excepción con código distinto de 1 que puede extraerse del registro de “cause”. Una excepción con código distinto de 1 que puede extraerse del registro de “Status”.

¿En cuál de los siguientes apartados se habla de una técnica de sincronización?. Acceso Directo a Memoria (DMA). Entrada/salida por programa. Interrupción no vectorizada. Procesador de entrada/salida. En ninguna de las anteriores.

Si consideramos las funciones que tiene que realizar el interfaz de un periferico, ¿Cuál de las siguientes afirmaciones diría que es falsa?. Detección de errores. Decodificar y ejecutar un programa de entrada/salida de datos. Amortiguar diferencias de velocidad entre periférico y CPU. Conversión de longitud y formato de datos.

Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para: Realizar transferencias de memoria a periférico. Realizar transferencias de una zona de memoria a otra. Almacenamiento intermedio en las transferencias de datos desde un periférico rápido a memoria. Almacenamiento intermediario en transferencias de datos de memoria a periférico lento.

En un sistema de interrupciones vectorizado y en daisy-chain ¿Cuál de las siguientes afirmaciones es cierta?. La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la identificación de los dispositivos se realiza por consulta de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los dispositivos se realiza leyendo sus registros de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el dispositivo se identifica por un dato que deposita en el bus. Todas las respuestas son falsas.

En relación al uso de la consulta de estado en un sistema computador podemos decir que: El “overhead” o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos. El “overhead” o gasto de tiempo de CPU aumenta con los dispositivos lentos. Es una solución que exige modificaciones hardware adicionales no siempre al alcance. Es una técnica difícil de implementar a nivel de protocolos.

Si en un sistema de interrupciones basado en el controlador 18259 se quiere que el periférico conectado a la línea IRQ6 utilice el vector de identificación 0x8E ¿Cuál de los siguientes comandos de inicialización seria el correcto para tal fin?. Programar el valor 0x80 como palabra ICW2. Programar el valor 0x8F como ICW1. Programar el valor 0x88 como palabra ICW2. Todos los comandos anteriores son incorrectos.

Respecto del puerto paralelo de un computador tipo IBM PC se puede afirmar que es: Un interfaz asíncrono que permite la conexión de periféricos de diferentes velocidades. Un interfaz síncrono que permite la conexión de periféricos de diferentes velocidades. Un interfaz síncrono que permite la conexión de periféricos de igual velocidad. Un interfaz asíncrono que permite la conexión de periféricos de igual velocidad.

Cuando comparamos los objetivos de diseño de la entrada/salida de un computador respecto del procesador ¿Qué aspecto de los citados a continuación puede NO ser un objetivo común?. El tamaño. Mejorar el rendimiento. Diseñar un sistema con conexiones estándar. Consumo de potencia bajo.

En relación a los conceptos de máscaras de interrupción y flag (o bits) de habilitación de interrupciones residente normalmente en el registro de estado del procesador, podemos afirmar que: Las mascaras tienen un carácter mas general que el flag de habilitación de interrupciones ya que la máscara puede actuar sobre varios niveles de interrupción. El flag de habilitación de interrupciones afecta a todos los niveles, habilitación o no. El enmascaramiento y la habilitación actúan por igual y se han de especificar para cada nivel proporcionando un doble mecanismo de habilitación. Las afirmaciones a y e son ciertas.

En la identificación de dispositivos que interrumpen en un sistema de interrupciones del procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?. Los dispositivos son identificados por el procesador mediante una consulta de estado. Se hace uso de una tabla de vectores de interrupción almacenada en memoria que tiene un tamaño de 1024 bytes. Dispone de un sistema vectorizado que es capaz de gestionar hasta 1024 líneas de interrupción. Todas las interrupciones son enmascarables.

Muchos procesadores tienen instrucciones para general interrupciones por software tales como INT n, syscall, trap n y similares. Respecto al microcontrolador ATmega 2560 utilizado en las prácticas, ¿qué podríamos decir respecto a las interrupciones por software?. Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir. Dispone de instrucciones específicas para generar interrupciones por software de diversos tipos. Las interrupciones por software no son necesarias cuando se trabaja con microcontroladores por lo que no disponen de ellas. Todas las anteriores son falsas.

En el sistema de interrupciones del ATmega 2560, ¿Qué funcionalidad tienen los registros EICRA y EICRB?: Registro de máscaras. Registro de habilitación de interrupciones externas. Definen la sensibilidad o modo de disparo de las interrupciones internas. Todas las anteriores son falsas.

En relación al sistema de E/S en sistemas computadores con procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?. Las instrucciones IN/OUT pueden utilizarse para acceder a los puertos mapeados como memoria (memory mapped I/O). Los registros de los controladores o interfaces de E/S se encuentran mapeados en el espacio de E/S. Soporta hasta 128k puertos diferentes mapeados en el espacio de E/S. Todas las anteriores son falsas.

¿Cuál de los siguientes apartados podría estar más relacionado con las técnicas de sincronización en un sistema computador?. Tabla de vectores de interrupción. Petición de transferencia de datos por DMA. Entrada/salida por programa. Procesador de entrada/salida.

La interconexión de dispositivos de velocidades similares mediante un bus largo, exige un protocolo de bus: Síncrono. Semisíncrono. Asíncrono. Cualquiera de los anteriores.

¿Cuál de las siguientes funciones no corresponden a un interfaz de periférico?. Ejecución de instrucciones de entrada/salida tipo IN/OUT. Conversión y/o adaptación de formatos de datos. Almacenamiento temporal de información. Corrección de posibles errores en las transmisiones.

Respecto de la tabla de interrupciones del microcontrolador ATmega 2560, se puede afirmar que: Cada vector o entrada ocupa 2 bytes. Cada entrada en la tabla tiene una dirección de 32 bits que indica la ubicación de la ISR() del vector de interrupción. Cada entrada ocupa 4 bytes. Las opciones B) y C) son, ambas, ciertas.

En un procesador del tipo I8086, el acceso a los puertos de entrada-salida se realiza normalmente con instrucciones: Del tipo IN reg, port y OUT portx, reg. Con instrucciones específicas de acceso a puertos mapeados como memoria. Se accede indistintamente con instrucciones de los tipos a) y b) anteriores. Todas las anteriores son falsas.