Examen Módulo 2

Cuando se envía un "0" por las señales de datos D+ y D- de un bus USB, las tensiones que aparecen en las líneas serían: La señal D+ estaría a -5 voltios y D- a cero. La señal D+ estaría a -250 mv y D- < 0,3 voltios. La diferencia de tensión entre D+ con respecto a D- sería negativa y mayor que un cierto umbral. Todas las anteriores son falsas.

En una operaciones combinadas de lectura-modificación-escritura: La dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible. El primer dato se transmite a/desde la dirección especificada, mientras que el resto de datos se transfieren a/desde las direcciones siguientes. Se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de memoria, con la finalidad optimizar el uso de la cache. Estamos accediendo a un puerto de entrada/salida. Todas las anteriores son falsas.

En la conexión de varios periféricos a un puerto USB de un sistema computador podemos: Usar cables derivadores para conectar los dispositivos. El número de hubs está limitado. Soporte de hasta 127 dispositivos físicos y conexiones concurrentes de los dispositivos. Podemos conectar hasta 128 dispositivos una vez realizado el proceso de enumeración. Todas las anteriores son falsas.

Respecto a la topología del bus USB ¿Cuál de las siguientes afirmaciones es cierta?. Todos los dispositivos, hasta un máximo de 128, se conectan al bus de 4 hilos compartiendo todas las señales. Las conexiones al bus son punto a punto con una topología en estrella y por niveles. La topología admite hasta 128 niveles. Todas las anteriores son falsas.

Las órdenes del bus PCI de lectura de memoria …. Permiten que el maestro lea y actualice parámetros de configuración de dispositivos conectado al bus. Permiten que se realice las transferencias en términos de líneas de caché, si el controlador de memoria utiliza el protocolo PCI para las transferencias entre la caché y la memoria principal. Todas las anteriores son falsas. Se utilizan para intercambiar datos entre el maestro y un controlador de E/S. Hacen que podamos conectar distintos dispositivos sin que importe sus velocidades.

En relación a la transmisión de los datos en el bus USB ¿cuál de las siguientes afirmaciones es cierta?. Los datos se envían de modo que un “1” se corresponde con una tensión positiva y un “0” con una tensión de 0 voltios. El envío de datos exige su codificación con el método NRZI. Los datos se codifican de modo que provocamos en las líneas de datos una transición en voltaje cuando se envía un “1” lógico. Los datos son codificados según la técnica NRZ.

Los datos codificados según la técnica NRZ. El número de bytes a transmitir o recibir es variable y con código de detección de errores. Su campo de datos de 8 bytes se utiliza para el envío de comandos a los dispositivos. El paquete de datos va precedido del paquete “token” que indica el número del dispositivo y cualquier número de “endpoint” que el driver especifique. Todas las anteriores son falsas.

En el bus I2C, el master….. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+1 bit de R/W) + un bit de acknowledge . Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W) + un bit de acknowledge. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de dirección + 1 bit de R/W+ 1 stop bit). Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+1 bit de R/W). Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W). Es el que continuamente pone las direcciones y los datos en SDA pero no el reloj (SCL). Es el que continuamente pone las direcciones y los datos en SDA y también el reloj (SCL). Todas las anteriores son falsas.

Los buses síncronos…. Han sustituido casi totalmente al asíncrono en todos los ámbitos porque ahora es el método más moderno. Ajustan la temporización de la transferencia al dispositivo a controlar, para lo que se hace necesario utilizar señales de “handshake”. Tienen la temporización de la transferencia fijada por el reloj del maestro, aunque existe la posibilidad de que el dispositivo esclavo introduzca ciclos de espera. Todas las anteriores son falsas.

En el caso de un bus multiplexado…. se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de memoria, con la finalidad optimizar el uso de la cache. La dirección se sitúa en el bus de direcciones y se mantiene ahí mientras que el dato se ubica en el bus de datos. Todas las anteriores son falsas. La dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible. Primero se especifica la dirección y luego se transmite el dato, pueden aparecer retardos adicionales si fuese necesario tomar el control del bus dos veces por medio de un procedimiento de arbitraje.

En el bus USB un "hub" se utiliza para: Amplificar las señales del bus y que puedan utilizarse cables más largos. Aumentar la corriente de alimentación de los dispositivos que no tienen alimentación propia. Ampliar el número de puertos de un equipo. Todas las anteriores son falsas.

Respecto a las conexiones virtuales o "pipes" podemos decir que: Son asociaciones entre un “endpoint” y el software del controlador host. Siempre se crean estas conexiones porque inicialmente no hay definido ningún “pipe”. El diseñador del driver del dispositivo puede crear tantos “pipes” como quiera según las prestaciones y capacidades del mismo. Todas las anteriores son falsas.

El método de arbitraje por "Daisy-Chain": Es el más eficiente porque permite implementar cualquier política de la forma más económica. Es el más seguro y robusto que existe, a pesar de ser algo antiguo. Tiene el problema de que su construcción es más complicada, pero lo compensa porque es posible establecer políticas distintas y variables (dinámicas). Es de implementación muy sencilla pero la prioridad viene fiada por la posición relativa en el bus. Todas las anteriores son falsas.

¿Cuál de los siguientes tipos de transferencias sería la más adecuada para usar con un dispositivo USB de almacenamiento masivo de datos?. De control. Isócrona. De volumen o “bulk”. Interrupción.

En el bus USB los diferentes comandos que puede enviar el host a los dispositivos para obtener información de ellos. Se realiza con transferencias de cualquier tipo que incluyan un PID de entrada o salida según sean comandos a enviar a los dispositivos o de lectura de estado. La norma exige la utilización de las transferencias de interrupción. Los comandos se envían en el paquete de datos de la fase de Setup de una transferencia de control. Todas las anteriores son falsas.

Cuando se obtiene información de los dispositivos conectados a un bus USB a través de los descriptores, ¿qué orden en la obtención de los diferentes descriptores le parece más lógica?. Device -> interface -> configuration -> endpoint. Interface -> device -> configuration -> endpoint. Device -> endpoint -> interface -> configuration. Device -> configuration -> interface -> endpoint.

Si al conectar un dispositivo al bus USB detectamos, con un instrumento de medida adecuado, que el voltaje en la señal D- aumenta hacia un voltaje positivo respecto a D+ y supera cierto umbral, podemos afirmar que: Se ha conectado un dispositivo “high speed”. Se ha conectado un dispositivo low/full speed. Se ha conectado un dispositivo “low speed”. Se ha conectado un dispositivo full/high speed.

En el bus USB 2.0 High Speed todos los paquetes que se envían por el bus van precedidos por: Un campo formado por 12 bits a “1”. Un campo de sincronismo formado por 16 bits a “1. Un conjunto de 32 bits a “0” en el que cada bit genera una transición en las señales de datos. Un estado en el que las señales D+ y D- están a cero voltios.

El bus I2C: Es un bus serie con cuatro hilos, síncrono y bidireccional. Es un bus serie con dos hilos, síncrono y bidireccional. Un bus paralelo asíncrono, bidireccional. Es un bus serie bidireccional con dos hilos con protocolo asíncrono. Es un bus serie bidireccional con dos hilos con protocolo asíncrono y multimaster. Todas las anteriores son falsas.

Respecto del apantallamiento de las señales en el bus USB 2.0 podemos decir que: El apantallamiento es opcional y depende de la calidad del cable. La norma exige el apantallamiento de las señales. Para las interferencias es suficiente que las líneas de datos estén trenzadas no siendo necesario el apantallamiento para cables de longitud inferior a 0,75 mts. Todas las anteriores son falsas.

Una transferencia de datos que necesite de la detección y control de errores no podrá utilizar: Transferencia de control. Transferencias de control. Transferencias isócronas. Transferencias tipo "bulk" o de gran volumen.

Cuando en un bus USB se conecta un dispositivo full speed a un Hub de alta velocidad, las transferencias entre el hub y el host se realizan: A la misma velocidad que el dispositivo. La velocidad cambia dinámicamente en función de la carga del hub. Siempre se realiza a velocidad "high speed". A "full o high speed" dependiendo del número de dispositivos que estén conectados al hub.

Las operaciones de lectura-modificación-escritura…. Proporcionan la dirección una sola vez al comienzo, salvo que mientras se realiza la modificación otro maestro escriba en esa posición, lo que obligaría a reiniciar la lectura. Proporcionan la dirección una sola vez al comienzo y es considerada indivisible, lo que es útil entre otras cosas para proteger la memoria compartida del acceso de otros maestros. Buscan garantizar la seguridad haciendo una lectura previa del valor que se va a escribir, de forma que si se produce un error en el bus, se podría restaurar el valor antiguo. Son operaciones antiguas que se mantienen por garantizar la compatibilidad con el hardware existente. Son propias y características de bus PCI y no están en ningún otro bus. Todas las anteriores son falsas.

Respecto del número de endpoints de un dispositivo podemos afirmar que: El número de endpoints se codifica con un campo de 5 bits en el paquete de token. El número de endpoints máximo es 15 en todos los dispositivos independientemente de su velocidad. El número máximo de endpoints es de 32 (16 IN + 16 OUT) en high speed y de 3 en full/low speed. Todas las anteriores son falsas.

Cuando un dispositivo compatible usb 2.0 es del tipo "bus powered" nos estaremos refiriendo a: Un dispositivo que tiene su propia fuente de alimentación. Un dispositivo que toma la alimentación del bus hasta un máximo de 1 amperio. Un dispositivo que toma la alimentación del bus hasta un máximo de 500 mA. A ninguno de los anteriores.

En el bus USB 1.x low/full speed todos los paquetes que se envían por el bus van precedidos por: Un campo de sincronismo formado por 12 bits a “0”. Un campo de sincronismo formado por 8 bits a “0”. Un conjunto de 16 bits a “1” en el que cada bit genera una transición en las señales de datos. Todas las anteriores son falsas.

En un sistema de bus único con muchos dispositivos…. Los dispositivos tardan menos en coordinarse ya que todos comparten el mismo bus y la velocidad aumenta. Los dispositivos tardarán más en coordinarse al compartir el mismo bus y la velocidad empeora. Los cambios realizados en una parte de la arquitectura no afectan a las demás partes. Se consigue alta velocidad ya que acerca al procesador los dispositivos que exigen un rendimiento elevado. Todas las otras son falsas.

La latencia de la transmisión en un bus paralelo…. Es un factor directamente relacionado con el ancho de banda, de forma que cuanto mejor es el ancho de banda, mejor es la latencia. Es lo que ha obligado a que existan las operaciones de lectura-después-deescritura. Es un factor que se contrapone al ancho de banda y que lo limita. Es mucho mejor cuando aumentamos la frecuencia de reloj del procesador. Es un factor que no tiene porqué mejorar al aumentar el ancho del bus. Todas las otras son falsas.

Respecto de las transferencias en el bus USB, ¿Cuál de las siguientes afirmaciones es falsa?. Las transferencias tipo isócronas son las más rápidas. Dispositivos como el ratón (low speed) sólo utilizan las transferencias de control e interrupción. Las transferencias de control están soportadas por todos los dispositivos. Las transferencias tipo “bulk” son las más rápidas.

¿Qué conjunto de características de las que se citan a continuación son propias de un bus USB 2.0?. Par de datos trenzado y codificación RZ de los datos a transmitir. Apantallamiento de las señales de datos, no trenzados y codificación NRZI de los datos a transmitir. Apantallamiento del conjunto de los 4 hilos del bus, par de datos trenzado y niveles de Apantallamiento del conjunto de los 4 hilos del bus, par de datos trenzado y niveles de. Líneas de datos en par trenzado, transmisión en modo diferencial y codificación NRZI para los datos.

De forma genérica, la línea de control típica de escritura en memoria…. Indica que el dato de la posición direccionada se sitúe en el bus. Indica que el dato presente en el bus se transfiera a través del puerto de E/S direccionado. Avisa a un dispositivo que el dato que envió ha sido aceptado o que el dato que desea está disponible en el bus. Indica que un dispositivo necesita disponer del control del bus. Que el dato presente en el bus se escriba en la posición direccionada. Todas las otras son falsas.

En relación a las capacidades de comunicación half-duplex (recibir o transmitir, pero no de forma simultánea) o full-duplex (recibir y transmitir al mismo tiempo) podemos afirmar que. El bus USB 2.0 es sólo full-duplex. El bus USB 3.0 tiene capacidades half y full-duplex. Tanto el bis USB 2.0 como el USB 3.0 tienen capacidades de half y full-duplex y es el periférico el que determina si se usa una u otra d. Todas las anteriores son falsas.

El direccionamiento de los dispositivos conectados a un bus USB se realiza a través de: Un paquete de tipo “data”. Un paquete de tipo “token”. Un paquete de tipo “handshake”. Un paquete de tipo “special”.

En el bus PCI la señal STOP#. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. Es activada por el maestro del bus y durante la lectura indica que el maestro está preparado para aceptar datos y durante la escritura indica que hay un dato válido en el bus. Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para indicar que va a terminar la transferencia. Es activada para indicar que se trata de una operación atómica indivisible que puede necesitar varias transferencias. Todas las otras son falsas.

La planificación de las transacciones por el bus USB 2.0 se realiza en: Microframes con una duración dependiendo del tamaño de los paquetes. Frames de 1 mseg. Microframes de 125 useg. Ninguna de las anteriores.

Del bus USB podemos decir que es un bus: Síncrono con transmisión serie. Un bus asíncrono de transmisión serie. Un bus asíncrono o síncrono dependiendo de las capacidades del periférico que se conecte. Todas las anteriores son falsas.

En el bus PCI la señal IRDY# : Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. Es activada por el maestro del bus y durante la lectura indica que el maestro está preparado para aceptar datos y durante la escritura indica que hay un dato válido en el bus c. Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para indicar que va a terminar la transferencia. Es activada para indicar que se trata de una operación atómica indivisible que puede necesitar varias transferencias. Todas las otras son falsas.

En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un bus USB podemos afirmar que: El dispositivo que se conecta queda a la espera de que el host le envíe un comando con la dirección que se le asigna. Siempre se inicia una comunicación con un dispositivo de dirección 0 y el endpoint 0 hasta que se le asigne la dirección definitiva. El host asigna una dirección que va desde 0 hasta 127 (campo de 7 bits) según se vayan conectando dispositivos a través de la etapa de Setup. El proceso de enumeración puede utilizar una transferencia isócrona si se está enumerando un dispositivo multimedia.

Respecto al endpoint 0 de un dispositivo USB ¿Cuál de las siguientes afirmaciones es verdadera?. Es opcional y no existe en dispositivos sencillos. Siempre existe y puede utilizar cualquier tipo de transferencia. Es un buffer de almacenamiento que siempre podemos encontrar en los dispositivos y configurado para transferencias de control. Todas las anteriores son falsas.

Respecto del bus USB ¿Cuál de las siguientes afirmaciones es falsa?. La transmisión en USB 3.0 es de tipo full dúplex siendo la velocidad 10 veces superior al USB 2.0. Las longitudes de los cables en USB1.x pueden ser mayores que en USB 2.0 debido a que trabaja a menor frecuencia. Un dispositivo USB 2.0 puede conectarse a un sistema con especificaciones USB 3.0. Un sistema USB-on-the-Go se puede comportar como host o dispositivo según la nomenclatura de la norma USB.

El bus PCI de 64 bits tiene. Líneas de test que siguen el estándar IEEE para procedimientos de test. Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros. Líneas de soporte de caché para permitir memorias de caché en el bus asociadas a otro dispositivo. Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar peticiones a un controlador de interrupciones. Todas las anteriores son ciertas. Todas las anteriores son falsas.

En el bus PCI la orden “ciclo de dirección dual” …. Es usada por el maestro de bus para indicar que la transferencia utiliza direcciones de 64 bits. Es usada por el maestro para iniciar la difusión de un mensaje a más de un destinatario. Es generada por el controlador de interrupciones indicando que las líneas de dirección se utilizan para direccionar el dispositivo y el tamaño doble del identificador a devolver. Se utiliza para especificar la transferencia de una secuencia de datos desde memoria durante uno o más ciclos de reloj posibilitando transferencias en términos de líneas de caché. Todas las anteriores son falsas.

El bus PCI de 32 bits tiene…. líneas de arbitraje para implementar una gestión tipo “daisy-chain” en cuatro canales. líneas de test que siguen el estándar IEEE para procedimientos de test. Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros. Líneas de Soporte de cache para permitir memorias chache en el bus asociadas a otro dispositivo. Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar peticiones a un controlador de interrupciones. Todas las anteriores son ciertas. Todas las anteriores son falsas.

Cuando se habla de descriptores de un dispositivo USB nos estamos refiriendo a: Información asociada al driver suministrado por el fabricante que indica las características del dispositivo. Estructuras de datos almacenadas en los dispositivos que informan acerca de sus cualidades y capacidades. Pequeñas bases de datos asociadas al host controller y que permiten asignar un driver a los dispositivos que se conecten. Todas las anteriores son falsas.

El método de arbitraje centralizado: Es el más eficiente y de construcción más sencilla y económica. Es el más seguro y robusto que existe, a pesar de ser algo antiguo. Tiene el inconveniente de que su construcción es más complicada, pero lo compensa porque es posible establecer políticas distintas y variables (dinámicas). Es de implementación sencilla pero la prioridad viene fiada por la posición relativa en el bus. Todas las anteriores son falsas.

Respecto a la transmisión de datos en el bus USB podemos afirmar que es una: Transmisión síncrona, el envío de un "1" implica dos transiciones de voltaje en las líneas físicas. Transmisión asíncrona, el envío de un "0" implica dos transiciones de voltaje en las líneas datos. Transmisión síncrona, el envío de un "0" implica una transición de voltaje en las líneas de datos. Transmisión asíncrona, el envío de un "0" implica una transición de voltaje en las líneas de datos.

Respecto al endpoint0 de un dispositivo USB ¿Cuál de las siguientes afirmaciones es verdadera?. Es opcional y no existe en dispositivos sencillos. Siempre existe y puede utilizar cualquier tipo de transferencia. Es un buffer de almacenamiento que siempre podemos encontrar en los dispositivos y configurado para transferencias de control. Todas las anteriores son falsas.

En el bus I2C, el esclavo…. Es el que continuamente pone las direcciones y los datos en SDA y también el reloj(SCL). Después de la condición de Start envía un código de dirección de un esclavo(8 bits de dirección + 1 bit de R/W + 1 stop bit). Es el que continuamente pone las direcciones y los datos en SDA pero no el reloj (SCL). Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc. + 1 bit de R/W). Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc. + 1 bit de R/W). Todas las anteriores son falsas.

De la “diferencia de voltaje” entre las líneas D+ y D- de un bus USB para transmitir los estados de “1” y “0” se puede afirmar que: Es mayor en high speed que en full/low speed. En el bus high speed son milivoltios (300-400 mv) y en full/low speed voltios (2.8-3.6). Tanto en high como en full speed el rango es de milivoltios (300-400 mv). Todas las anteriores son falsas.

El embedded ATmega2560 posee un conversor analógico-digital ... tipo flash de 10 bits de precisión. por aproximaciones sucesivas y 10 bits de precisión. de doble pendiente de 12 bits de precisión. por aproximaciones sucesivas y 16 bits de precisión.

El conversor Digital-Analógico (DAC) en escalera R/2R ... El conversor Digital-Analógico (DAC) en escalera R/2R ... es el menos escalable de todos. tiene un coste de implementación de 2n resistencias y transistores. Todas las otras son falsas.

En relación a los diferentes modos de ahorro de energía que tiene el microcontrolador ATmega 2560, ¿Cuál de las siguientes afirmaciones es cierta?. Tiene dos modos básicos para el ahorro de energía: idle y standby. De un modo de ahorro energético solo se puede salir con un reset. De cualquier modo de ahorro energético siempre se puede salir con una interrupción externa. La CPU puede estar operativa en alguno de los modos de ahorro de energía.

Los drivers de bus tipo “Totem-Pole”: Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implícito. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito. Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta impedancia o “three-state”). Todas las otras son falsas.

Un sistema empotrado para controlar un sistema anticolisión en un coche sería clasificado como un: Soft real-time embedded system. Mobile embedded system. Networked embedded system. Hard real-time embedded system.

Los drivers de bus con salida “open-colector”: Es necesario que tenga una resistencia de “pull-up” y funciona como un OR-implicito. Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implicito. Es necesario que tenga una resistencia de “pull-down” y funciona como un AND-implicito. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implicito.

Los “bus transceivers”: Pueden funcionar alternativamente como “driver” y como “receiver” y por lo tanto debe existir una señal de control para especificarlo. Están asociados específicamente a los puertos de entrada del computador y se utilizan para elevar el nivel de señal. Se utilizan en la jerarquía de buses PCI (arquitectura entreplanta) para poder acoplar el bus más lento con el superior más rápido. Se han introducido con las versiones serie de los buses, como el PCI _Express, en el que hay que implementar los canales bidireccionales de comunicación.

¿Cuál de las siguientes afirmaciones respecto al microcontrolador ATmega 2560 es FALSA?. a. Tiene 8KB de memoria SRAM ampliable de forma externa hasta un máximo de 32 KB en total. El tamaño máximo de la memoria SRAM que podemos utilizar para almacenar variables es de 64 KB. El microcontrolador se comercializa con diferentes cantidades de memoria SRAM, existiendo versiones de hasta 64KB. Todas las anteriores son falsas.

Un sensor es un dispositivo... que responde a un “estímulo” físico y proporciona una respuesta según una relación precisa. que produce una acción física respuesta a una señal de entrada precisa. que mide el voltaje que existe en un punto preciso de un circuito de la placa del procesador. Ninguna de las otras es cierta.

Todos sensores de temperatura ... se caracterizan por tener un coeficiente positivo de temperatura. se caracterizan por tener un coeficiente negativo de temperatura. están basado en semiconductores (óxido-metal). Ninguna de las otras es cierta.

La función de transferencia ... es una función matemática lineal. es una función matemática no lineal. expresa la relación que existe entre la entrada y la salida. todas son ciertas.

¿Cuál de las siguientes configuraciones de memoria es correcta para el microcontrolador ATmega 2560?. 256KB flash, 8KB SRAM y 4KB EEPROM. 64KB flash, 8KB SRAM y 4KB EEPROM. 256KB flash, 16KB SRAM y 2KB EEPROM. Ninguna de las anteriores.

Cuando se lee el bit de reconocimiento (Ack) en el bus I2C, si su valor es “0” …. significa que no está disponible y permanezco leyéndolo hasta que cambie a 1. significa que está disponible para continuar. significa que no está disponible y que debo reiniciar la transferencia desde el START. Tengo que leer la señal SCL para ver si ha sido “intervenida” poniéndola a 0, y en ese caso esperar a que la liberen.

Cada puerto x del microcontrolador ATmega 2560 lleva asociado tres registros: DDRx, PORTx y PINx. ¿Cuál de las siguientes afirmaciones es cierta?. El registro DDRx se utiliza para la salida de datos. El registro PINx se utiliza para la entrada de datos o leer el estado de los pines asociados al puerto. Estos registros, solo se pueden leer o escribir. Todas las anteriores son falsas.

La pendiente de la función de transferencia de un sensor es su. rango útil. resolución. margen dinámico de uso. sensibilidad.

Durante la transferencia de los bits en el bus I2C …. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 1 y los mantiene estable mientras la señal de reloj SCL está a 0. El receptor lee el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1. Mientras la señal de reloj SCL está a 1 se da tiempo para que el transmisor ponga la información en el SDA y la lea el receptor, y mientras SCL está a 0, se da tiempo para preparar el siguiente bit. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1.

El foto transistor ... tiene el emisor expuesto a la luz y reacciona a ella permitiendo la conducción entre la base y el emisor. tiene el colector expuesto a la luz y reacciona a ella permitiendo la conducción entre el colector y la base. tiene la base expuesta a la luz y reacciona a ella permitiendo la conducción entre el colector y el emisor. todas las otras son falsas.

En la generación de formas de onda por el Timer 0 del microcontrolador ATmega 2560, ¿Cuál de las siguientes señales NO se puede generar?. Onda cuadrada. Doble rampa. Señal con modulación de ancho de pulso. Señal periódica en forma de pulso.

La relación que existe entre los valores de entrada y salida de un sensor ... se representa por un coeficiente que puede ser positivo o negativo. es la impedancia de entrada. es la función de transferencia. Todas las otras son falsas.

En el microcontrolador ATmega 2560, la corriente nominal máxima en un pin de entrada/salida puede ser: 40 mA. 20 mA. 200 mA. 100 mA, siempre y cuando la suma de las corrientes en otros pines del grupo al que pertenece el puerto no supere los 200 mA.

¿Cuál de las siguientes afirmaciones respecto a la CPU del microcontrolador ATmega2560 es cierta?. El procesador tiene un repertorio de instrucciones complejo. El microntrolador tiene una arquitectura Von Neumann. La mayoría de las instrucciones son de 16 bits. Todas las anteriores son ciertas.

En el bus I2C el “receptor” es …: El dispositivo que envía datos al Bus. El dispositivo que recibe datos desde el Bus. El dispositivo que inicia una transferencia, genera las señales del reloj y termina un envío de dato. El dispositivo direccionado por un máster.

¿Cuál de las siguientes combinaciones de interfaces es la soportada por un microcontrolador ATmega 2560?. Serial, SATA, I2C, SPI. I2c, Serial, SPI, 6 timers. SPI, I2c, Serial y solo 8 entradas analógicas. Ninguna de las anteriores.

El Conversor Digital-Analógico (DAC) por división de voltaje ... es que se suele usar porque minimiza el número de resistencias y transistores necesarios. no se usa porque el número de resistencias es bajo pero el de transistores es elevado. no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits. Todas las otras son falsas.

El Conversor Analógico-Digital (ADC) tipo flash ... tiene una elevada inmunidad al ruido y una elevada exactitud. es sencillo y barato, con una buen compromiso entre coste y velocidad, con precisión intermedia. es el más rápido, limitado solo por la cantidad de comparadores disponibles. Todas las otras son falsas.

En el funcionamiento del Timer 0 del microcontrolador ATmega 2560 y en la nomenclatura utilizada por la hoja de datos del fabricante, ¿Cuál de las siguientes afirmaciones respecto de los parámetros MAX y TOP es cierta?. El valor de TOP, puede ser mayor o menor al valor de MAX dependiendo del tipo de onda que se quiera genera. El valor de TOP siempre será menor o igual al valor de MAX. El valor de TOP siempre es fijo y es prefijado por la estructura del timer. Todas las anteriores son falsas.

¿Cuál de las siguientes opciones sería la más apropiada para definir un microcontrolador?. Un sistema de cómputo formado por procesador y memoria que luego se puede ampliar con una gran variedad de interfaces de entrada/salida disponibles en el mercado. Un sistema de cómputo de propósito específico que, integra, en un mismo chip, el procesador, la memoria y la entrada/salida aunque de alto consumo energético. Un sistema de cómputo de propósito específico orientado a tareas de control y de bajo coste. Un sistema de cómputo con las características de B) y C).

Los timers del microcontrolador Atmega 2560 se pueden utilizar para: Generar señales senoidales. Generar señales en diente de sierra. Generar señales digitales (0/1). Para cualquiera de las anteriores funciones.

En la generación de señales PWM con los timers del microcontrolador ATmega 2560, ¿Cuál de las siguientes afirmaciones es cierta?. El rango de frecuencias de las señales PWM es mayor cuando el TOP es definido por el registro OCRxA. El rango de frecuencias de las señales PWM solo depende del valor N del prescaler. Un timer de 16 bits, siempre genera tres señales PWM simultáneas, pero de diferentes frecuencias. Todas las anteriores son falsas.

Las condiciones “Inicio” (Start) y/o “Parada” (Stop) en el bus I2C: a. Son siempre generadas por el “Esclavo” (Slave). Son siempre generadas por el “Maestro” (Master). Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión, aunque el receptor puede utilizar la de “Parada” (Stop) para detener la transmisión si no pudiese continuar recibiendo datos.

De los espacios de direccionamiento del MCU ATmega 2560, se puede afirmar que: a. Las instrucciones de tipo load/store solo pueden acceder a los datos residentes en la memoria SRAM de 8KB. Las instrucciones de tipo IN/OUT pueden acceder a los registros de todos los interfaces. Las instrucciones de tipo IN/OUT pueden acceder a los registros del procesador. Todas las anteriores son falsas.

Respecto del uso del sistema de memoria del microcontrolador ATmega 2560, ¿Cuál de las siguientes afirmaciones es cierta?. El acceso a la memoria EEPROM se realiza de igual forma que la SRAM. Los programas de usuario se almacenan en el área de boot de la memoria flash. El acceso a la memoria EEPROM se realiza a través de unos registros. La sección de boot de la memoria flash siempre es más grande que la sección dedicada a las aplicaciones ya que tiene que dar cabida al sistema operativo.

El conversor analógico digital que utiliza el procesador ATmega2560 estudiado en clase contiene ... usa un circuito sumador ponderado. usa un circuito divisor de voltaje. usa un circuito con una escalera de resistencias R/2R. Ninguna de las otras es cierta.

Los sistemas empotrados que se integran en los aparatos domésticos con fines de control, en general, se caracterizan por ser: De alto rendimiento. De alto coste. De bajo consumo. De bajo consumo y de alto coste.

Cuando se habla del "bit stuffing" respecto de un bus USB nos estamos refiriendo a: Una técnica para completar un byte cuando no hay suficientes datos para el frame actual. Una técnica para detectar y corregir errores de un conjunto de bits de datos. Una técnica para evitar la desincronización de los relojes del emisor y el receptor. Todas las demás son falsas.

El RS232…: Es un estándar de comunicación serie “full-dúplex”, inicialmente pensado para la comunicación de terminales y computadores centrales de forma local o remota mediante módems. Es un interfaz serie con señales eléctricas diferenciales que permite receptores y emisores múltiples. Permitía velocidades de comunicación de 10 Mbits sobre distancias cortas y de 1 Mbit en distancias de 1200 metros. Es un interfaz de comunicación serie mediante tramas síncronas de datos. Es un estándar de comunicación serie, inicialmente pensado para la comunicación de terminales y computadores centrales de forma local o remota mediante módems y que permite la transmisión “full -dúplex” solo cuando utiliza cables de 5 o más hilos. Todas las anteriores son falsas.

El bus SPI: Bus serie con dos hilos, síncrono y bidireccional solo permite la comunicación half-duplex y que fue desarrollado por Philips en 1980. Bus serie con cuatro hilos, síncrono y bidireccional, que permite la comunicación full-dúplex y que facilita tener varios masters conectados al bus. Bus serie con cuatro hilos, síncrono y bidireccional, que permite la comunicación full-dúplex y que no permite fácilmente tener más de un master conectados al bus. Bus serie con cuatro hilos, síncrono y bidireccional, que solo permite la comunicación half-duplex y que no permite fácilmente tener varios masters conectados al bus. Bus serie con cuatro hilos, síncrono y bidireccional, que permite la comunicación full-dúplex y la actividad multi-master y que fue desarrollado por Philips en 1980. Todas las otras son falsas.

Los cables RS232 “cruzados”: Se usan para la conexión remota entre un terminal de datos (DTE) y el computador central, o entre dos computadores usando un modem (Equipo de comunicación de datos -DCE). Son una versión antigua que desapareció tras la última revisión del estándar, que los declaró obsoletos para evitar problemas de compatibilidad y conflictos. Se usan para la conexión directa entre un terminal de datos (DTE) y el computador central, o entre dos computadores. Se utilizan en la comunicación “a tres hilos”, mientras que los que usan los hilos de control por hardware no es necesario cruzar los hilos de datos. Los cables largos (de más de 10 metros) tiene que tener las señales de datos cruzadas, mientras que los que conectan equipos muy próximos pueden ser paralelos. Todas las otras son falsas.

Bluetooh es una tecnología de comunicación inalámbrica, que…. Para conseguir inmunidad, la señal está continuamente saltando entre 79 frecuencias en el rango de 1 MHz. Utiliza la banda de 2,4 a 2,8 GHz para comunicar equipos próximos. Tiene dos tipos de alcance: hasta 10 metros (Versión 2 y 2.1) y 100 metros (Versión 3). Permite las conexiones punto- a-punto y punto-a-multipunto y garantiza que solo las unidades autorizadas puedan comunicarse. Todas las anteriores son ciertas. Todas las anteriores son falsas.