HIDRAULOCA

¿Cuál es el modelo SPMD?. Múltiples hilos ejecutan el mismo programa sobre múltiples datos para lograr mayor paralelismo. No es un modelo de la Taxonomía de Minsky. Las dos anteriores son falsas.

¿Qué contiene cada multiprocesador (SMX) de la GPU?. Banco de registros, memoria compartida. Una caché de constantes y otra de texturas, ambas de solo lectura y uso marginal. Banco de registros, memoria compartida. Banco de registros, memoria compartida, memoria device. Una caché de constantes y otra de texturas, ambas de solo lectura y uso marginal.

¿Cómo está constituida la arquitectura de la GPU?. Un conjunto de multiprocesadores que incluyen una serie de procesadores complejos y potentes (2-4 cores). Un conjunto de multiprocesadores que incluyen una serie de procesadores y varias unidades de control (2-8 cores). Un conjunto de multiprocesadores que incluyen una serie de cores muy simples, en orden, con una única serie de recursos de memoria.

¿Qué es la computación heterogénea?. Computar en paralelo sobre muchos chips. Computar en paralelo sobre muchos chips de distinta naturaleza con CUDA. Computar en paralelo sobre muchos chips de distinta naturaleza.

¿Cómo se conecta la GPU?. Bus PCI Express por el southbridge. Bus PCI Express por el bridge. Bus PCI Express por el northbridge.

¿Qué es CUDA?. Una plataforma diseñada conjuntamente a nivel software y hardware para aprovechar la potencia de una GPU en aplicaciones de propósito general. A nivel software permite programar la GPU en un lenguaje de alto nivel, con mínimas pero potentes extensiones SIMD para lograr una ejecución eficiente y escalable. Las otras dos respuestas son ciertas.

¿Qué define CUDA, entre otros?. Un modelo de arquitectura: con multitud de unidades de proceso (cores) y una sola unidad de control (SIMD). El programador escribe el programa para un solo hilo (thread) y el código se instancia de forma masiva sobre cientos de hilos. Las tres son ciertas.

En un multiprocesador, para un tamaño dado, el número de bloques activos depende de: El número de registros requeridos por el kernel. La memoria compartida consumida por el kernel. Las otras dos respuestas son ciertas.

¿Cómo funcionan los procesadores VLIW?. En tiempo de compilación, empaquetan múltiples instrucciones independientes en una gran instrucción y procesan esas instrucciones como unidades atómicas. En tiempo de ejecución, empaquetan múltiples instrucciones independientes en una gran instrucción y procesan esas instrucciones como unidades atómicas. No hay ninguna arquitectura comercial inspirada en las arquitecturas VLIW.

¿Qué es un procesador orientado a throughput?. a. No hay ninguna implementación comercial de este tipo de procesadores. La GPU, como plataforma, es un procesador orientado a throughput. Es una arquitectura con muchos cores muy potentes cuyo objetivo es ejecutar una instrucción en el menor tiempo posible.

¿Qué establece la taxonomía de Flynn?. 4 categorías: SISD, SIMD, MIMD y MISD. 4 categorías: SISD, SIMD, MIMD y SITD. 4 categorías: SISD, SIMD, MIMD y SPMD.

¿Qué permite el conjunto lógico de instrucciones de las arquitecturas SIMD?. La ejecución de la misma instrucción en unidades vectoriales. La ejecución de la misma instrucción en unidades escalares. Las dos anteriores son ciertas.

¿De qué depende mucho el rendimiento de una aplicación?. La eficiencia de las operaciones de transferencia. Dónde se ejecutan las instrucciones y hardware dónde se ejecuta la instrucción. Las dos anteriores son ciertas.

¿Qué es un procesador orientado a throughput?. No hay ninguno, simplemente no existen este tipo de procesadores. La GPU, arquitectura orientada a throughput, pues explota el paralelismo de los hilos activos. Un procesador orientado a throughput es aquel que puede explotar su ejecución una instrucción tras otra.

¿Cómo son los computadores de memoria compartida?. Un único espacio de memoria. Todos los procesadores tienen acceso a la memoria a través de una red de interconexión. La memoria puede ser sólo física. Un único espacio de memoria. Todos los procesadores tienen acceso a la memoria a través de una red de interconexión. La memoria puede ser física o estar distribuida lógicamente (protocolos de coherencia). Las dos anteriores son falsas.

¿Cómo pueden ser los sistemas de memoria compartida?. Uniform memory access (UMA) donde cada procesador tiene acceso uniforme a memoria. También denominados SMPs. Non-uniform memory access (NUMA): La memoria está físicamente distribuida pero es lógicamente unificada. Por tanto el tiempo de acceso depende de dónde están los datos. Las otras dos respuestas son ciertas.

¿Qué causó el aumento de la frecuencia de reloj en los microprocesadores en las últimas décadas?. Permitió incrementar el rendimiento mientras se mantuvo la ley de Dennard. Permitió aumentar el rendimiento pero a partir de cierto momento surgió el efecto "Power Wall" al incrementarse el consumo y la disipación de energía. Ambas son ciertas.

En el contexto de informática de finalidad general, ¿qué aporta el paralelismo?. El paralelismo aumenta la eficiencia en el uso de recursos hardware que facilitan la tarea al programador. El paralelismo es una forma de aumentar el rendimiento. Ambas son ciertas.

¿Qué permiten las llamadas arquitecturas SIMD?. SIMD es una extensión de los juegos de instrucciones, con control de ejecución múltiple. SIMD no requiere nuevas instrucciones solo requiere más recursos hardware. SIMD es necesario para ejecutar instrucciones paralelas.

¿En qué niveles se manifiesta el paralelismo?. Paralelismo de instrucción, de datos y de tareas. El paralelismo se da únicamente a nivel de instrucción o a nivel de tareas. El paralelismo solo se da en arquitecturas de ejecución paralela de instrucciones paralelas.

¿Cuáles fueron los efectos del "Power Wall"?. Al comienzo del siglo XXI, debido a los límites del escalado de frecuencia. Limitando la frecuencia de los procesadores, aumentando la eficiencia energética. No existe un fenómeno conocido con ese nombre.

¿Qué es un procesador orientado a throughput?. No hay ninguno, simplemente no existen este tipo de procesadores. La GPU, como plataforma, es un procesador orientado a este tipo de procesadores. Es una arquitectura con varios cores muy potentes cuyo objetivo es ejecutar una instrucción en el menor tiempo posible.

¿Qué tienen las computadoras de memoria compartida?. Un único espacio de memoria. Todos los procesadores tienen acceso a la memoria a través de una red de interconexión. La memoria puede ser sólo física. Un único espacio de memoria. Todos los procesadores tienen acceso a la memoria a través de una red de interconexión. La memoria puede ser física o estar distribuida lógicamente (protocolo de coherencia). Las dos anteriores son falsas.

¿Qué es el ISA de un Procesador?. El código intermedio o bytecode después de la fase compilación. El repertorio de instrucciones que es capaz de procesar. Las posibles implementaciones de sistemas operativos. Todas las anteriores son ciertas.

¿Qué es un FLOPS?. Unidad de medida de rendimiento. Unidad de medida calculo. Unidad de medida de consumo energético.

¿Qué son los procesadores heterogéneos?. Procesadores con distintas naturalezas computacionales que se programan con lenguajes como CUDA y OPENCL. Procesadores con distintas naturalezas computacionales, con todos sus procesadores en orden. Procesadores con distintas naturalezas computacionales que se programan con lenguajes como C. Ninguna de las anteriores.

¿Qué establece la ley de Moore?. El número de transistores incluidos en un circuito integrado se duplica cada dos años. Se duplicaría el número de cores en cada generación de procesadores. Moore no tenía ley. Que la energía se disipaba el doble de rápido en cada generación de procesadores.

¿Qué es un TeraFLOP?. Ninguna de las anteriores. 10^9 Instrucciones de punto flotante por segundo. 10^20 Instrucciones de punto flotante por segundo. 10^12 Instrucciones de punto flotante por segundo.

¿A qué se debe principalmente la diferencia de rendimiento entre procesadores orientados a latencia y a rendimiento?. Distintas decisiones de diseño en las arquitecturas de los chips. Mayor ancho de banda de la memoria de la GPU. Todas las anteriores son falsas. Distintas capacidades computacionales en las memorias.

¿Cómo se conectan las GPUs actuales a la CPU?. Bus PCI Express. Ninguna de las anteriores. Front Side Bus. Bus USB.

¿Cuál fue el principal motivo para el nacimiento de los multicore?. Porque con el paralelismo las tareas siempre van a ir más rápido. Por las limitaciones físicas del silicio. Todas las anteriores son falsas. La ley de Moore ya no se cumple.

¿Qué es el throughput?. Cantidad de trabajo realizado por unidad de tiempo. Cantidad de energía por unidad de tiempo. Cantidad de tareas por unidad de tiempo. Cantidad de procesos por unidad de tiempo.

¿Qué significan las siglas SPMD?. Single Process Multiple Data. Single Program Multiple Data. Single Pattern Multiple Data.

¿Qué significan las siglas SIMT?. Single Instruction Multiple Touch. Single Instruction Multiple Thread. Single Issue Multiple Thread.

¿Cuáles son las etapas clásicas del ciclo de ejecución de una instrucción?. Fetch-Decode-Memory. Fetch-Decode-Execute-MemoryWrite-MemoryLoad. Fetch-Decode-Execute-Memory.

¿Qué hacen los procesadores VLIW?. Son arquitecturas que intentan explotar el paralelismo a nivel de instrucción. Son arquitecturas que no se utilizan, muy ineficientes en cuanto a consumo energético se refiere. Están presentes en arquitecturas gráficas, se calientan mucho pero tiene una baja latencia.

El rendimiento de una aplicación depende: De todos los niveles implicados en la computación. Del número de procesadores y la frecuencia de estos. Del lenguaje de programación, compilador y hardware donde se ejecuta la aplicación.

¿Cómo ejecuta un procesador en orden?. Ejecuta secuencialmente las instrucciones, en el orden del programa y busca un pipeline para acelerar la ejecución. Ninguna de las anteriores. Ejecuta una instrucción después de otra pero puede haber adelantamientos.

El modelo SPMD es. Múltiples hilos ejecutan el mismo programa sobre múltiples cores con diferentes datos SPMD (Single Program Multiple Datal. b. No es sin modelo de la Taxonomia de Moore. c. Las dos anteriores son falsas.

3. Cada multiprocesador (SMx) de la GPU tiene: a. Banco de registros. Memoria compartida. Una caché de constantes y otra de texturas, ambas de sólo lectura y uso marginal. b. Banco de registros. Memoria compartida. Banco de registros. Memoria compartida. Memoria Device. Una caché de constantes y otra de texturas, ambas de sólo lecture y uso marginal.

La arquitectura de la GPU consiste en. Un conjunto de multiprocesadores que incluyen una serie de procesadores complejos y potentes (2-4 cores). Un conjunto de multiprocesadores que incluyen una serie de procesadores y varias unidades de control [2- cores). Un conjunto de multiprocesadores que incluyen una serie de cores muy simples, en orden, con una única serie de recursos de memoria.

En el modelo de programación CUDA, se plantean los siguientes conceptos básicos, entre otros. Device GPU conjunto de multiprocesadores. Kemel programa ejecutándose en (GPU) Grid matriz de bloques de hiloc que ejecutan un kernel. Bloque de hilos (thread block) grupo de hilus SIMD que ejecutan un kernel delimitundo su dominio computacional según su threadID y blockID, y que NO pueden comunicarve a través de la memoria compartida del multiprocesador. CUDA no plantes un modelo de programación, planten uno anguitectors.

Cada multiprocesador procesa lotes de bloques, uno detrás de otro. Se dicen que los bloques procesados por un multiprocesador en un lote son bloques activos. Todos los hilos que provienen de los bloques que se encuentran activos son hilos activos. Las otras dos respuestas son ciertas.

¿Que es un procesador orientado a latencia?. Un procesador orientado a reducir el tiempo de ejecución de una instrucción. Un chip con procesadores y unidad de control muy potentes que ademas incluye un buen espacio de memoria cache. Las dos anteriores son ciertas.

El aumento de frecuencia de reloj en los microprocesadores en la última década. Permitió incrementar el rendimiento mientras se mantuvo la ley de Bernard. Permitió aumentar el rendimiento pero a partir de cierto momento surgió el efecto Power wall al incrementarse el consumo y la disipación de energía. Ambas son ciertas.

Los procesadores heterogéneos son: Procesadores con distinta naturaleza coputacional que se programancon lengiajes como CUDA y OpenCV. Procesadores con misma naturaleza coputacional que se programancon lengiajes como CUDA y OpenCV. dos correctas.

SIMT. Single Instruction Multiple Thread. Single Instruction Multiple. Single Instruction Thread.

La computación heterogénea consiste en: Computar en paralelo sobre muchos chips. Computar en paralelo sobre muchos chips de distinta naturaleza con CUDA. Computar en paralelo sobre muchos chips de distinta naturaleza.

El modelo Fork+Join: Se utiliza para la creación de procesos en MPI. Se utiliza para la creación de procesos en OpenMP. No se utiliza dentro de ningún modelo de programación paralela.

En el compromiso entre la facilidad de programación versus eficiencia en los lenguajes de programación paralela. Los modelos mas eficientes son los de mas alto nivel. Los modelos mas eficientes son los de mas alto nivel aunque facilitan la tarea del programador. Las otras dos respuestas son falsas.

Las llamadas especiales para un modelo de programación de paso de mensajes incluyen tradicionalmente: Paso de mensaje sincronización de proceso control de inclusión mutua. Send y RECEIVE como directiva únicas de programación. Primitivas para la cardinalidad de procesos.

El paralelismo se manifiesta en sí mismo a diferencia de niveles de granularidad. Paralelismo a nivel de bit y a nivel de construcción. Paralelismo a nivel de bit y a nivel de construcción y a nivel de tarea. Solo se manifiesta a un nivel de paralelismo a nivel de instrucción de paralelas.

La solución para el problema de disipación de calor y escalabilidad presentado en los procesadores a finales de los años 90 se salvó temporalmente: Introduciendo varios procesadores. Los denominados multicore. Incrementando la frecuencia de los procesadores. Ninguna de las otras dos respuestas es cierta.

CUDA define, entre otros. Un modelo de arquitectura: Con multitud de unidades de proceso (cores) y una sola unidad de control (SIMD). Un modelo de programación: El programador escribe el programa para un solo hilo (thread), y el código se instancia de forma automática sobre cientos de threads. Las otras dos respuestas son ciertas.

En el modelo de programación CUDA, se plantean los siguientes conceptos básicos, entre otros. Device = GPU = conjunto de multiprocesadores. Kernel = programa ejecutándose en GPU. Grid = matriz de bloques de hilos que ejecutan un kernel. Bloque de hilos (thread block) = grupo de hilos SIMD que ejecutan un kernel delimitando su dominio computacional según su threadID y blockID, y que NO pueden comunicarse a través de la memoria compartida del multiprocesador. CUDA no plantea un modelo de programación, plantea una arquitectura.

Cada multiprocesador procesa lotes de bloques, uno detrás de otro. Se dicen que los bloques procesados por un multiprocesador en un lote son bloques activos. Todos los hilos que provienen de los bloques que se encuentren activos son hilos activos. Las otras dos respuestas son ciertas.

Los registros y la memoria compartida de un multiprocesador se reparten entre sus hilos activos. Para un kernel dado, el número de bloques activos depende de: El número de registros requeridos por el kernel. La memoria compartida consumida por el kernel. Las otras dos respuestas son ciertas.

Los procesadores VLIW. En tiempo de compilación, empaquetan múltiples instrucciones independientes en una gran instrucción y procesan esas instrucciones como unidades atómicas. En tiempo de ejecución, empaquetan múltiples instrucciones independientes en una gran instrucción y procesan esas instrucciones como unidades atómicas. No hay ninguna arquitectura comercial inspirada en las arquitecturas VLIW.

¿Qué es un procesador orientado a latencia?. Un procesador orientado a reducir el tiempo de ejecución de una instrucción. Un chip con procesadores y unidad de control muy potentes que además incluye un buen espacio para la memoria caché. Las dos anteriores son ciertas.

Las arquitecturas SIMD poseen un conjunto de instrucciones que permite. La ejecución de la misma instrucción en unidades vectoriales. Tener una única unidad de control. Las dos anteriores son ciertas.

La función que representa a un kernel se define como. __global__ y devuelve un valor como toda fu. __global__ y devuelve únicamente void. Se define como una función C normal.

Cada hilo usa índices para decidir con qué datos trabajar, estos índices pueden ser. En hasta tres dimensiones. En dos dimensiones. En una dimensión.

Para reservar memoria en la device memory. Se utiliza la función cudaMalloc con 1 parámetro. Se utiliza la función cudaMalloc con 2 parámetros. Se utiliza malloc como en la CPU.

La función cudaMemcpy (Md, M, size, cudaMemcpyHostToDevice9. Copia de la CPU a la GPU size bytes de M en Md. Copia de la GPU a la CPU size bytes de M en Md. Copia de la CPU a la GPU size bytes de Md en M.

¿Qué es un Warp?. Es una decisión de implementación. No es parte de CUDA. Es la unidad de planificación en cada SM. Las otras dos respuestas son ciertas.

Respecto la memoria device (global o device memory). Es el medio principal de comunicaciones de datos (R/W) entre host y device. Latencia de acceso es baja. Contenido no visible a todos los hilos.