jklhjkl

el producto aritmético y el lógico de dos variables binarias de un bit dan siempre el mismo resultado. v. f.

La suma aritmética y la lógica de dos variables binarias de un bit dan siempre el mismo resultado. v. f.

Los niveles lógicos “0” y “1” se corresponden siempre con 0V y 5V. v. f.

Una característica general de la tecnología CMOS es su bajo consumo eléctrico, si la comparamos con la tecnología TTL. v. f.

El formato complemento a 1 (C1) tiene un rango de representación mayor que el formato complemento a 2 (C2). v. f.

Para el caso de un sistema binario, el producto lógico y el aritmético dan siempre el mismo resultado. v. f.

La suma lógica de dos bits coincide con la tabla de verdad de una puerta OR de dos entradas. v. f.

La función F = (A)’ + BC se puede implementar mediante dos puertas NAND de dos entradas cada una. v. f.

En lógica negativa un ‘1’ lógico se puede representar con una tensión de 0V. v. f.

El biestable T se puede formar a partir de un J-K con sus entradas J=1 y K=1. v. f.

Si un decodificador de 4 líneas (A0-A3) a 16 líneas (D0-D15) con salidas activas a nivel bajo muestra un nivel bajo en la salida D11 (y alto en el resto de salidas), sus entradas son A3A2A1A0 = 1010. v. f.

La cantidad -10(10) representada en formato exceso 2N-1, con N=9 bits igual a 001110110(2). v. f.

Las puertas NAND y NOR forman cada una conjuntos funcionalmente completos. v. f.

Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 KHz. La salida Q es una señal cuadrada de 10 KHz. v. f.

La frecuencia máxima de conteo de un contador asíncrono de 8 estados es la mitad de la que posee otro contador asíncrono de 4 estados que utilice la misma tecnología. v. f.

En un contador asíncrono, las entradas de reloj no actúan simultáneamente sino secuencialmente. v. f.

En un circuito secuencial las salidas en un determinado instante dependen de los valores de las entradas en ese instante y del valor presente en la salida en el instante anterior. v. f.

El sumador completo es un circuito capaz de sumar tres dígitos binarios del mismo peso. v. f.

Sean las cantidades A=15(10) y B=7(10). Si se utiliza el complemento a 1 con 8 bits, el resultado de efectuar (B-A) es igual a 00001000. v. f.

A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 8 variables como mínimo. v. f.

La expresión (A+B)(A+C)=A+BC es verdadera. v. f.

Las memorias EPROM, pueden ser borradas y programadas por el usuario. v. f.

La puerta AND puede implementarse utilizando 2 puertas NOR de dos entradas. v. f.

Un código binario con distancia igual a 4 es capaz de corregir dos errores. v. f.

El rango de representación C1 con 10 bits comprende los números enteros entre -512 y 512. v. f.

La representación de la cantidad -12810) es igual a 10000000 en C2 con 8 bits. v. f.

La igualdad A+ABC’=ABC’ es cierta. v. f.

La igualdad (A+ABC’)’= A’ es cierta. v. f.

La técnica de la doble paridad sólo permite detectar errores. v. f.

Los símbolos “1” y “0” lógicos pueden usarse para ser asignadas a niveles de tensión de 5V y 0V lógica negativa. v. f.

El biestable T se puede formar a partir de biestable J-K con sus entradas J=1 y K=1. v. f.

La frecuencia máxima de conteo de un contador asíncrono de 8 estados es la mitad que uno de 4 estados. v. f.

Un decodificador BCD-decimal posee cuatro entradas y dieciséis salidas. v. f.

Un multiplexor puede servir para la conversión paralelo – serie de datos. v. f.

Un biestable con entradas asíncronas, si PR = 1 y CL=0 ocurre que Q=1. v. f.

Para implementar un contador módulo 35 se han de utilizar 6 biestables. v. f.

Utilizando únicamente un multiplexor podemos implementar funciones RP mediante productos de sumas. v. f.

Un codificador tiene mayor número de entradas que de salidas. v. f.

Toda función lógica se puede representarse como suma de maxterms o producto de minterms. v. f.

Las funciones incompletamente definidas no pueden simplificarse mediante tablas de karnaugh. v. f.

Un multiplexor de n entradas de control dispone de 2n-1 entradas de datos. v. f.

La frecuencia máxima de un contador asíncrono es directamente proporcional al número de biestables. v. f.

La representación binaria 1.010011, corresponde con el número 1.3 en coma fija. v. f.

La combinación de las entradas S=1 y R=0 de un biestable R-S asíncrono provoca que Q=1. v. f.

Un código binario muy redundante es muy poco eficiente. v. f.

Los biestables R-S son siempre síncronos. v. f.

Se puede obtener un contador de módulo 2 con un biestable J-K con las entradas J y K puestas a 1. v. f.

Un circuito síncrono tiene que ser activo necesariamente por flanco de subida o por flanco de bajada. v. f.

El producto lógico de 2 bits coincide con la tabla de verdad de una puerta AND de 2 entradas. v. f.

El código BCD-exceso 3 es un código simétrico. v. f.

Existe un formato de representación de caracteres alfanumérico que se conoce como ASCII de 7 bits. v. f.

La función F=A’+BC se puede implementar mediante un multiplexor de 2 entradas de control. v. f.

La función F=A’+BC se puede implementar mediante 2 puertas NAND de dos entradas cada una. v. f.

Una memoria EPROM se puede borrar empleando únicamente impulsos eléctricos. v. f.

Utilizando lógica positiva, la salida de una puerta XOR de 2 entradas hay un “1” cuando las 2 entradas son iguales. v. f.

La salida de una puerta AND de dos entradas se pone a nivel alto siempre que una cualquiera de sus entradas este a nivel alto. v. f.

En la representación de C1 un número negativo es el C1 del correspondiente número positivo. v. f.

El signo de un número binario positivo o negativo se cambia coincidiendo su C2. v. f.

Una multiplicación aritmética con operandos de 2 bits se implementa mediante puertas AND únicamente. v. f.

Cada celdilla de un mapa de Karnaugh de una función de 4 variables es adyacente a 4 celdillas. v. f.

La memoria constituye un bloque en la arquitectura de Von Neuman. v. f.

Cualquier resta de números naturales se puede realizar empleando el complemento a 1 ó a 2. v. f.

Un código de distancia d permite corregir hasta (d-1)/2 errores. v. f.

El sistema binario de numeración es un código de longitud variable, mientras que el BCD es de longitud fija. v. f.

La tabla de verdad especifica completamente el comportamiento de una función lógica. v. f.

El semisumador binario es un dispositivo secuencial que permite realizar la suma aritmética de 2 bits. v. f.

Un demultiplexor es un sistema combinacional con n entradas de control y 2n entradas de datos. v. f.

La función XOR puede implementarse utilizando 5 puertas NAND de dos entradas. v. f.

Un “1” lógico y un nivel de 5V son siempre equivalentes. v. f.

La ULA es un dispositivo combinacional que permite realizar operaciones aritméticas y lógica. v. f.

Todas las puertas NAND pueden trabajar con lógica negativa. v. f.

En un biestable D similar a los del entrenador digital de laboratorio en el se conecta su entrada D a 1 y ch a 1. v. f.

El BCD Aiken es un código simétrico. v. f.

En la representación en coma flotante la mantisa se representa utilizando complemento. v. f.

Todos los tipos de biestables pueden construirse a partir de puertas AND. v. f.

El formato de coma fija solo un "0" permite representar números enteros. v. f.

Un código con distancia “d” puede detectar hasta d-1 errores. v. f.

A partir de un multiplexor de 3 entradas de control se puede implementar una función lógica de 2 variables como máximo. v. f.

Un nivel alto de tensión positiva puede considerarse como un “1” lógico o como un “0” lógico. v. f.

La arquitectura Harvard se diferencia de la de Von Neuman en que dispone de memorias separadas para código y datos. v. f.

En un contador asíncrono y dependiendo del tipo de biestable, las entradas pueden actuar simultáneamente o no. v. f.

Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 Khz. La salida Q es una señal cuadrada de 10 Khz. v. f.

Un código de eficiencia igual al 80% posee una redundancia del 20%. v. f.

La función f(A, B, C) = ABC + A’BC + A’BC’ se encuentra expresada en forma canónica. v. f.

Un codificador binario posee 2N entradas y N salidas. v. f.

Un semisumador se construye con una puerta AND y una XOR, ambas de dos entradas. v. f.

La expresión AB + CD + DE puede implementarse mediante seis puertas NAND de dos entradas. v. f.

El biestable T mantiene su salida constante en presencia de impulsos de reloj cuando su entrada T se mantiene a ́1`. v. f.

Los biestables RS asíncronos pueden construirse tanto con puertas NAND como con OR. v. f.

La máquina de Von Neumann se basa en los siguientes bloques funcionales; unidad aritmético-lógica, unidad de control, memoria y unidades de entrada y salida. v. f.

Las memorias EEPROM pueden borrarse. v. f.

El biestable J-K disparado por flanco, ante la combinación J = K = 1, puede representar una oscilación a su salida no deseada. v. f.

La frecuencia máxima de trabajo de un contador asíncrono es mayor que la de un contador síncrono. v. f.

Los terminales E/S de datos de una memoria RAM son unidireccionales, para reducir el número de terminales del circuito integrado. v. f.

El sumador completo es un circuito capaz de sumar tres dígitos binarios del mismo peso. v. f.

El conjunto de caracteres utilizado por los códigos alfanuméricos es muy variado, siendo éstos, al menos, las 10 cifras del sistema decimal, las letras del alfabeto, los signos de puntuación y los caracteres de control. v. f.

Para que un código de representación de la información puedan detectarse errores, como consecuencia de la transmisión de datos, su distancia tiene que ser superior a la unidad. v. f.

A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 8 variables como mínimo. v. f.

La cantidad 128(10) se representa como 01000000 en formato de complemento a 2 con 8 bits. v. f.

La expresión AB+B’= A+B’es verdadera. v. f.

La cantidad -10(10) representada en formato exceso 2 N – 1, con N = 9 bits es igual a 001110110(2). v. f.

Sean las cantidades A = 15(10) y B = 7(10). Si se utiliza el complemento a 1 con 8 bits, el resultado de efectuar (B - A) es igual a 00001000. v. f.

La expresión (A+B)(A+C)= A+BC es verdadera. v. f.

Algunas de las tareas de los interfaces de E/S en un sistema microprocesador son adaptar: niveles de tensión, corriente y velocidad entre la CPU y periféricos. v. f.

El número de líneas del bus de datos determina la cantidad de memoria que un microprocesador es capaz de manejar. v. f.

Si a = 15 y b = 7, empleando complemento a uno para realizar la resta en un formato de 8 bits, el resultado de efectuar a – b es 11110111. v. f.

Con un multiplexor de tres entradas de control se puede implementar una función lógica de 8 variables como máximo. v. f.

Las memorias EEPROM sólo pueden grabarse una vez. v. f.

El bit de paridad par y el bit de paridad impar de una misma información son siempre opuestos. v. f.

Se requieren seis puertas NAND de dos entradas, para formar una puerta OR de 3 entradas. v. f.

Se puede implementar la función lógica AND empleando únicamente puertas OR. v. f.

Las memorias RAM dinámicas son más rápidas que las estáticas. v. f.

Un circuito síncrono tiene que ser activo necesariamente por flanco de subida o por flanco de bajada. v. f.

El número 25(10 se representa como 01011001 utilizando un formato de coma flotante con un bit para el signo, dos para el exponente y cinco para la mantisa. v. f.

Un circuito secuencial síncrono con 18 estados puede implementarse a partir de 4 biestables J – K. v. f.

La suma aritmética de dos bits coincide con la tabla de verdad de una puerta OR de dos entradas. v. f.

La representación de la cantidad -128(10 es igual a 10000000 en formato de complemento a 2 con ocho bits. v. f.

La igualdad A + ABC’ = ABC’ es cierta. v. f.

Si las entradas asíncronas de un biestable J – K son activas por nivel bajo, y ambas son puestas a un nivel alto de tensión, a su salida resulta un estado no deseado. v. f.

Las entradas asíncronas de un biestable o flip – flop, son aquellas que modifican la salida en cuanto se produce el cambio en la entrada, sin necesidad de una señal de reloj. v. f.

Un multiplexor es un selector de datos equivalente a un conmutador de N entradas y una salida. v. f.

La expresión A’BCD + ABCD’ + (ABC)’D no puede simplificarse. v. f.

El bus de direcciones se utiliza para transferir información desde y hacia el microprocesador. v. f.

Empleando únicamente dos puertas NAND de dos entradas, se puede implementar una puerta OR de 2 entradas. v. f.

Se puede obtener un contador de módulo 2 con un biestable JK con las entradas J y K conectadas a “1”. v. f.

Un circuito síncrono tiene que ser activo necesariamente por flanco de subida o por flanco de bajada. v. f.