TEST BORRADO, QUIZÁS LE INTERESE:
mega test EDI parte 1
COMENTARIOS |
ESTADÍSTICAS |
RÉCORDS
|
|---|
REALIZAR TEST
|
Título del Test:
mega test EDI parte 1 Descripción: parte 1 de la recopilación de las preguntas tipo test de la asignatura de EDI Autor:
Fecha de Creación: 20/05/2024 Categoría: Informática Número Preguntas: 60 |
COMPARTE EL TEST
COMENTAR
No hay ningún comentario sobre este test.
Temario:
|
En un registro de desplazamiento entrada serie/salida serie se requieren 8 pulsos de
reloj para introducir un byte de datos VERDADERO FALSO. Se puede considerar una puerta XNOR de cualquier número de entradas como un generador de paridad par. VERDADERO FALSO. Con un MUX de 3 entradas de control podemos implementar una puerta XNOR de 4 entradas. VERDADERO FALSO. En un biestable con las entradas J y K conectadas a "1" y la entrada RESET activa, el valor de la salida dependerá del valor de la misma en el instante anterior VERDADERO FALSO. Un circuito contador síncrono no tiene entrada/s asíncrona/s VERDADERO FALSO. En una puerta AND de 2 entradas tenemos: una conectada a una señal de reloj y la otra a una entrada D. La salida de la puerta tiene el mismo comportamiento que un biestable D VERDADERO FALSO. La disipación de potencia media de una puerta lógica se calcula efectuando la media aritmética de la disipación a nivel alto y la disipación a nivel bajo VERDADEO FALSO. Todos los circuitos digitales tienen un tiempo de propagación mayor que 0 VERDADERO FALSO. El diagrama de Karnaugh es un método de simplificación basado en adyacencias que permite simplificar siempre que se obtengan grupos de tamaño 2·n, siendo n el número de variables que se simplifican VERDADERO FALSO. La representación binaria mediante complemento permite realizar la operación resta empleando la suma VERDADERO FALSO. En un biestable D con D=Q, la única forma de cambiar el valor de Q es mediante el empleo de las entradas asíncronas VERDADERO FALSO. La expresión algebraica (A) ́(A+B) = AB VERDADERO FALSO. El formato de representación complemento a 1 (C1) tiene dos representaciones para el cero VERDADERO FALSO. El Hexadecimal es un sistema de numeración posicional VERDADERO FALSO. La unidad mínima de información es el dígito binario también conocido como bit VERDADERO FALSO. El rango de representación de un formato de complemento a 1 con 10 bits comprende los números enteros situados entre –512 y 512, ambos inclusive VERDADERO FALSO. El biestable T se puede formar a partir de un biestable J - K con sus entradas J=K=T VERDADERO FALSO. Un multiplexor puede servir para la conversión paralelo-serie de datos VERDADERO FALSO. Un sistema combinacional es aquel en que las salidas dependen de los valores de las entradas y de las salidas en el instante anterior VERDADERO FALSO. El semisumador binario es un circuito capaz de sumar aritméticamente dos dígitos binarios del mismo peso VERDADERO FALSO. Un sumador completo es un circuito secuencial con tres entradas y dos salidas VERDADERO FALSO. Se puede considerar una puerta XOR de cualquier número de entradas como un generador de paridad par VERDADERO FALSO. Con un MUX de 3 entradas de control podemos implementar una puerta XOR de 4 entradas VERDADERO FALSO. En un biestable con las entradas J y K conectadas a "1" y las entradas asíncronas inactivas, la salida dependerá del valor en el instante anterior VERDADERO FALSO. El formato signo-magnitud permite representar números enteros reales dentro de su rango, pero solamente si son positivos VERDADERO FALSO. El formato IEEE 754 permite representar valores numéricos y también caracteres alfanuméricos VERDADERO FALSO. El código ASCII tiene distintas representaciones para el carácter "5" y para el valor numérico 5 VERDADERO FALSO. Los biestables son dispositivos combinacionales y se pueden implementar mediante dispositivos secuenciales VERDADERO FALSO. Un circuito contador asíncrono no tiene entrada/s asíncrona/es VERDADERO FALSO. Un MUX de 3 entradas de control permite implementar un conversor de BCD a decimal VERDADERO FALSO. El margen de ruido determina la inmunidad al ruido de una puerta lógica VERDADERO FALSO. El fan-out determina el mínimo número de puertas que se pueden conectar a la salida de una puerta lógica VERDADERO FALSO. La disipación de potencia de la familia lógica con tecnología TTL es menor que en la familia lógica con tecnología CMOS VERDADERO FALSO. En un mapa de Karnaugh de 4 variables se obtiene un término suma de dos variables al simplificar un grupo de 4 celdas con valor “1” VERDADERO FALSO. En lógica negativa una tensión de 0V puede representar un ‘1’ lógico VERDADERO FALSO. El diagrama de estados define el comportamiento de un sistema secuencial VERDADERO FALSO. El biestable T se puede formar a partir de un biestable J - K con sus entradas J = 1 y K = 1 VERDADERO FALSO. Las entradas asíncronas en los biestables afectan a las salidas cuando se activa la señal de reloj VERDADERO FALSO. Un biestable es el dispositivo encargado de almacenar un bit y de mantener dicho valor hasta que sea sustituido por otro VERDADERO FALSO. Si un decodificador de 4 líneas a 16 líneas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1100 VERDADERO FALSO. Las características de una familia lógica: tiempo de propagación y disipación de potencia, corresponden a las características dinámicas de operación VERDADERO FALSO. Cualquier número representado en el sistema binario, puede ser representado en código Gray VERDADERO FALSO. La expresión algebraica A (A ́+B)=AB VERDADERO FALSO. Un multiplexor de 3 entradas de control, puede ser implementado con 2 multiplexores de 2 entradas de control y 1 multiplexor de 1 entrada de control VERDADERO FALSO. Si conectamos una puerta lógica NOT a cada una de las entradas de una puerta AND, obtenemos una puerta lógica NOR VERDADERO FALSO. El formato complemento a 2 (C2) tiene un rango de representación mayor que el formato complemento a 1 (C1), para un mismo número de bits VERDADERO FALSO. Un demultiplexor de 3 entradas de control, puede ser implementado con 2 demultiplexores de 2 entradas de control y 1 demultiplexor de 1 entrada de control VERDADERO FALSO. Se puede obtener un contador de módulo 2 con un biestable JK con ambas entradas J y K conectadas a “1” VERDADERO FALSO. En un contador Johnson implementado con biestables D, la salida Q del último biestable se conecta a la entrada D del primer biestable VERDADERO FALSO. Para la implementación de un contador en anillo de módulo 10, son necesarios 5 biestables VERDADERO FALSO. Un registro de desplazamiento de 8 bits con entrada serie y con una frecuencia de la señal de reloj de 1KHz, se necesitan 8 periodos de la señal de reloj para cargar un dato de un byte en el registro VERDADERO FALSO. Los símbolos “1” y “0” lógicos pueden usarse para ser asignados a niveles de tensión de 5V y 0V,respectivamente, utilizando lógica negativa VERDADERO FALSO. La frecuencia máxima de funcionamiento de una puerta lógica depende de su tiempo de retardo o propagación VERDADERO FALSO. El empleo del complemento (C1 ó C2) permite implementar la operación suma realizando una resta VERDADERO FALSO. Si un decodificador de 4 líneas a 16 líneas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1101 VERDADERO FALSO. Un biestable D con la entrada D conectada a la salida Q funciona como un divisor por 2 VERDADERO FALSO. Un contador asíncrono difiere de un contador síncrono en el modo de sincronización con la señal de reloj VERDADERO FALSO. En un contador de módulo 8, la frecuencia de la señal de salida Q LSB del biestable de menor peso, es ¼ de la frecuencia de la señal de reloj de dicho contador VERDADERO FALSO. Los terminales de E/S de datos de una memoria RAM son unidireccionales, para reducir el número de terminales del circuito integrado VERDADERO FALSO. En un decodificador BCD a 7 segmentos, cuyo valor en sus entradas es 1001. Las salidas activas serán a, b, c, f y g VERDADERO FALSO. |
Denunciar Test