Preguntas Verdadero/Falso SE.

- Tras un reset todos los periféricos tienen habilitado reloj y potencia. Verdadero. Falso.

- El tiempo de latencia de la interrupción FIQ e IRQ es el mismo, debido a que la dirección de salto de ambas interrupciones es la misma. Verdadero. Falso.

- Todos los periféricos en la arquitectura ARM deben estar conectados al bus AdvancedPeripheral Bus (APB). Verdadero. Falso.

- No todos los periféricos integrados en el LPC 2378 están mapeados en memoria. Verdadero. Falso.

- Las UARTS integradas en el LPC2378 no disponen de buffer de datos de transmisión. Verdadero. Falso.

- El controlador CAN integrado en el LPC2378 tiene tres buffers de transmisión y tres de recepción de tramas. Verdadero. Falso.

- En un bus CAN, si un nodo envía siempre mensajes de mayor prioridad que el resto, sería imposible conocer en este modo las colisiones que se estén produciendo en el bus. Verdadero. Falso.

- En el bus CAN es posible conocer el número de colisiones que se están produciendo. Verdadero. Falso.

- El bus CAN es un bus maestro/esclavo. Verdadero. Falso.

- En una trama CAN no aparece el nodo origen o destino, pero monitorizando el bus es posible conocer el nodo que pone el mensaje. Verdadero. Falso.

- Teniendo en cuenta un sistema ARM con VIC, la dirección de la primera instrucción de las rutinas de interrupción deben estar en unas posiciones fijas en memoria. Verdadero. Falso.

- Por cada línea de interrupción del VIC existe un registro donde se debe programar la dirección de salto. Verdadero. Falso.

- Una vez procesada una interrupción VIC, el programador debe indicárselo escribiéndolo en un registro la línea de interrupción que ha procesado. Verdadero. Falso.

- La instrucción SWI es equivalente a la utilización del “software interrupt register” del VIC. Verdadero. Falso.

- En el VIC, la prioridad de las líneas de petición de interrupción esta fijada por hardware. Verdadero. Falso.

- El procesador ARM 7 tiene dos modos de privilegio que establecen si se puede leer la palabra de estado. Verdadero. Falso.

- La dirección de salto de una excepción en el procesador ARM esta prefijada dependiendo del modo de privilegio. Verdadero. Falso.

- En el modo abort del ARM 7 no se pueden modificar los flags de la palabra de estado. Verdadero. Falso.

- Tras un reset el procesador ARM 7 se encuentra en modo privilegiado. Verdadero. Falso.

- Los procesadores ARM se consideran de tipo RISC aunque tenga operaciones que procesen datos en memoria. Verdadero. Falso.

- Los procesadores ARM7 deben realizar todas las transferencias a memoria en tamaño de 32 bits. Verdadero. Falso.

- El bloque MAC de los procesadores ARM7 es capaz de multiplicar datos de 32 bits y dar como resultado datos de 64 bits. Verdadero. Falso.

- El bloque MAC de los procesadores ARM7 es capaz de dividir un dato de 64 bits entre uno de 32 bits. Verdadero. Falso.

- En la arquitectura ARM7 no se permite que una interrupción sea interrumpida a su vez. Verdadero. Falso.

- En el procesador ARM7 se puede leer la palabra de estado independientemente del modo de privilegio. Verdadero. Falso.

- En el modo usuario del procesador ARM7 no se pueden modificar los flags de la palabra de estado. Verdadero. Falso.

- Tras un reset el procesador ARM7 se encuentra en modo de operación reset. Verdadero. Falso.

- Los procesadores ARM se consideran tipo CICS porque tiene operaciones que procesen datos en memoria. Verdadero. Falso.

- Los procesadores ARM7 deben realizar todas las transferencias a memoria en tamaño de 32 o 16 bits. Verdadero. Falso.

- Todos los registros están disponibles cuando se utilizan instrucciones Thumb en los procesadores ARM7. Verdadero. Falso.

- El bloque MAC de los procesadores ARM7 es capaz de dividir un dato de 32 bits entre uno de 32 bits. Verdadero. Falso.

- En la arquitectura ARM7 se permite que una interrupción sea interrumpida a su vez. Verdadero. Falso.

- Internamente en el core ARM7 se produce una extensión de signo si los operandos no son de 32 bits. Verdadero. Falso.

- Tras un reset todos los periféricos tienen habilitado reloj. Verdadero. Falso.

- Los timers que se utilizan para la generación de PWM son los mismos que se utilizan como timer en modo captura. Verdadero. Falso.

- Es obligatorio programar el VIC antes de utilizar los periféricos. Verdadero. Falso.

- Todos los puertos digitales de entrada/salida (GPIO) están conectados al bus local. Verdadero. Falso.

- Todas las líneas de interrupción del VIC tienen asociado un registro donde se debe programar la dirección de la rutina de interrupción. Verdadero. Falso.

- Una vez procesada una interrupción del VIC, el programador debe indicárselo escribiendo en el registro VICVectAddr. Verdadero. Falso.

- La dirección de salto de la instrucción SWI es la misma que cuando se procesa la interrupción provocada utilizando el "software interrupt register" del VIC. Verdadero. Falso.

- Todos los puertos GPIO son bidireccionales, pudiéndose programar como entrada o salida. Verdadero. Falso.

- Las UARTS integradas en el LPC2378 disponen de buffer de datos para recepción. Verdadero. Falso.

- Un mensaje CAN contiene un número de bytes de datos entre 0 y 8. Verdadero. Falso.

- El bus CAN es un bus multimaestro. Verdadero. Falso.

- En una trama CAN aparece el nodo origen. Verdadero. Falso.

- Dos o más nodos pueden enviar mensajes con el mismo identificador sin que produzcan errores, siempre que no contengan bytes de datos. Verdadero. Falso.

- Las tramas CAN 2.0B transportan el mismo número de datos que las tramas 2.0A. Verdadero. Falso.

- Un nodo que ha transmitido una trama, considera que la trama se ha envidado correctamente si no aparece una trama de error en el bus. Verdadero. Falso.

El controlador CAN integrado en el LPC2378 tiene buffers de transmisión. Verdadero. Falso.

- El controlador CAN integrado en el LPC2378 obliga a trabajar con filtrado de tramas. Verdadero. Falso.