En cuanto a los riesgos por dependencia de datos en las arquitecturas superescalares... Los riesgos WAW y WAR son riesgos por dependencia de datos que se pueden solucionar por adelantamiento Los riesgos RAR son riesgos por dependencia de datos que se pueden solucionar utilizando renombrado Los riesgos RAW (lectura después de escritura) son los únicos riesgos que no se pueden solucionar por renombrado Los riesgos WAW y WAR son riesgos por dependencia de datos que no se pueden solucionar utilizando renombrado.
En un esquema de predicción explícita, los bits de predicción: Solo se pueden almacenar de forma acoplada a una estructura existente (como la BTB) Solo se pueden almacenar de forma independiente en una estructura específica que almacene únicamente la historia de los saltos Se pueden almacenar de forma acoplada a una estructura existente (como la BTB) o de forma independiente en una estructura específica que almacene únicamente la historia de los saltos Si la predicción es explícita, no se pueden usar los bits de predicción.
El mejor tipo de benchmark para evaluar un sistema es: Depende de lo que se desee evaluar Los benchmarks sintéticos por que son independientes de las aplicaciones Los kernels porque permiten evaluar aspectos concretos Las aplicaciones reales por que evalúan la realidad.
¿Qué diferencias existen entre las estaciones de reserva y la ventana de instrucciones? Las instrucciones se cargan en la ventana de instrucciones una vez decodificadas y se utiliza un bit para indicar si un operando está disponible. En la estación de reserva las instrucciones se cargan una vez finalizadas La ventana de instrucciones almacen las instrucciones pendientes de ejecutar y las estaciones de reserva las ejecutadas pero no finalizadas Las instrucciones que se encuentran en la estación de reserva han sido enviadas a ejecución, mientras que las instrucciones que se encuentran en la ventana de instrucciones aún no han sido enviadas a ejecución Las instrucciones que se encuentran en la estación de reserva han sido emitidas mientras que las instrucciones que se encuentran en la ventana de instrucciones aún no han sido emitidas.
¿Cuál de las siguientes opciones no es una ventaja del buffer de renombrado con acceso asociativo frente al acceso indexado? Permite varias escrituras pendientes a un mismo registro No tiene ninguna ventaja Tiene un elemento que indica si el valor es válido o no Las búsqueda de un registro se debe hacer comparando el registro con todas las entradas hasta encontrarlo.
El algoritmo renombrado se utiliza en las arquitecturas superescalares para: Es un algoritmo que se utiliza para permitir la ejecución ya que después de la ejecución se encarga de reordenar las instrucciones Para nada. En superescalares no se usa ese algoritmo Poder ejecutar dos instrucciones al mismo tiempo Para evitar los efectos de los riesgos WAR y WAW.
Una ventana de instrucciones alineada es: Una ventaja de instrucciones cuando está completamente vacía Una ventaja de instrucciones que carga instrucciones conforme se va vaciando (sin esperar a vaciarse de todo) Una ventaja de instrucciones que tiene una línea de separación entre los códigos de instrucción Una ventaja de instrucciones extraterrestre.
En un esquema de predicción explícita, los bits de predicción: Se pueden almacenar de forma acoplada a una estructura existente como las BTB o de forma independiente en una estructura específica que almacene únicamente la historia de los saltos Solo se pueden almacenar de forma independiente es una estructura específica que almacena únicamente la historia de los saltos Si la predicción es explícita, no se utilizan bits de predicción Solo se puede almacenar de forma acoplada a una estructura existente (como la BTB).
El almacenamiento implícito de la predicción de un salto consiste en: Escribir en una hoja de papel la predicción del salto No se almacena la predicción sin la dirección del salto en el buffer correspondiente y en el almacenamiento se decide la predicción Almacenar la predicción en un buffer implícito Se almacena la predicción en una tabla junto a la dirección de salto.
El buffer de reorden en una arquitectura superescalar permite: El buffer de reorden es una estructura que se utiliza para la predicción de saltos y no tiene nada que ver con el orden de ejecución de las instrucciones Completar (sacar del cauce) las instrucciones en un orden diferente al orden del programa La ejecución de las instrucciones fuera de orden El buffer de reorden no se utiliza en las arquitecturas superescalares.
Suponiendo que los ciclos de latencia de inicio para una máquina vectorial son los siguientes:
-Cargas 7
-Sumas 3
-Desplazamientos 4
Y que queremos realizar una operación de carga, suma y desplazamiento con encadenamiento de cauce para un vector de diez componentes, ¿Cuántos ciclos tardaríamos? 7+3+4+5 7+3+4+10+3*10 7+3+4+6+10 7+3+4+10.
Una ventana de instrucciones alineada es: Una ventana de instrucciones que carga instrucciones conforme se va vaciando (sin esperar a vaciarse del todo) Una ventana de instrucciones que tiene una linea de separación entre los códigos de instrucción Una ventana de instrucciones que carga instrucciones cuando está completamente vacía Una ventana de instrucciones extraterrestre.
Una arquitectura vectorial es: Todas las respuestas son correctas Una arquitectura donde cada operación vectorial codifica gran cantidad de cálculo, reduciendo el número de instrucciones y evitando riesgos de control Una arquitectura donde el cálculo de los componentes del vector se realiza de forma independiente obteniendo buenos rendimientos Una arquitectura orientada al procesamiento de vectores (suma de vectores, productos escalares, etc).
El almacenamiento implícito de la predicción de un salto consiste en: Almacenar la predicción en un buffer implícito No se almacena la predicción si no la dirección del salto en el buffer correspondiente y en función de este almacenamiento, se decide la predicción Escribir en una hoja de papel la predicción del salto Se almacena la predicción en una tabla junto a la dirección de salto.
¿Cúal de las siguientes afirmaciones es correcta? Todas las afirmaciones son correctas La tabla de historia de los saltos con bits desacoplados aumenta el hardware necesario para gestionar los saltos Los campos de la BTB se actualizan después de ejecutar el salto La tabla de historia de los saltos con bits desacolados permite predecir instrucciones que no estén en la BTAC.
¿Cuál de las siguientes afirmaciones es incorrecta? Las instrucciones se introducen en el buffer de reorden en orden de programa estricto El buffer de renombrado puede estar mezclado con los registros de la arquitectura Las instrucciones se retiran del reorden si han finalizado y todas las que preceden también En el buffer de renombrado se utiliza un puntero de cabecera que apunta a la siguiente posición libre del buffer.
¿Cúal de las siguientes opciones no es una ventaja del buffer de renombrado con acceso asociativo frente al acceso indexado? Permite varias escrituras pendientes a un mismo registro No tiene ninguna ventaja Tiene un elemento que indica si el valor es válido o no La búsqueda de un registro se debe hacer comparando el registro con todas las entradas hasta encontrarlo.
Ante un salto incondicional se pueden utilizar los siguientes tipos de predicción: Predicción implícita y explícita La predicción implícita no se puede utilizar ya que es necesario tener información sobre el estado anterior del salto y en un salto incondicional esto no es posible La predicción explícita no se puede utilizar ya que es necesario tener información sobre el estado anterior del salto y en un salto incondicional esto no es posible La predicción no tiene sentido cuando el salto es incondicional.
El acceso a memoria concurrente o tipo C es Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en un mismo bloque de forma concurrente Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en diferentes bloques de forma simultánea Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria diferentes en un mismo bloque de forma simultánea Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en diferentes bloques de forma concurrente.
El paralelismo a nivel de instrucción o ILP es: Un tipo de paralelismo que incorpora un rendimiento muy bajo y por eso casi no se usa Un paralelismo funcional que consiste en ejecutar varias instrucciones a la vez Es un tipo de paralelismo inventado. No existe Un paralelismo de datos que consiste en trabajar con los datos de varias instrucciones a la vez.
¿Cuál de las siguientes afirmaciones es correcta para la gestión de los riesgos de control? El bloqueo del procesamiento del salto es la estrategia más común en los procesadores superescalares El procesamiento especulativo de los saltos es la estrategia más común en los procesadores superescalares La gestión del salto retardado es la estrategia más común en los procesadores superescalares La gestión de múltiples caminos es la estrategia más común en los procesadores superescalares.
¿Cuáles son las diferencias entre la BTAC y la BTIC? La BTAC contiene las direcciones de destino de salto mientras que la BTIC contiene las instrucciones de destino del salto Tanto la BTIC como la BTAC son sachés que permiten gestionar de forma adecuada los saltos, aunque la BTIC es más rápida que la BTAC En la BTIC las direcciones destino del salto se leen al mismo tiempo que se captan las instrucciones de salto La BTAC es una caché más rápida que la BTIC aunque necesita más hardware.
|
