Los tres aspectos más importantes a tener en cuenta a la hora de diseñar un sistema multiprocesador son: El mantenimiento de la coherencia del sistema de memoria, la organización de los directorios y la comunicación entre procesadores. El mantenimiento de coherencia en el sistema de memoria, el modelo de consistencia de memoria y los mecanismos de sincronización El modelo de consistencia de memoria, los métodos de actualización de la memoria principal y garantizar la atomicidad de las operaciones.
Los problemas de coherencia del sistema de memoria hacen referencia a: Posibles diferencias de contenido que tienen las diferentes copias de una determinada dirección de memoria en un sistema multiprocesador o uniprocesador. Diferencias en el orden en el cual los distintos componentes de un sistema ven los accesos a una misma dirección de memoria. Diferencias en el orden entre accesos de escritura y lectura a la misma dirección para realizar la comunicación entre procesos.
En el método de actualización de memoria principal Write Through o Escritura Inmediata: Se hace un buen aprovechamiento del ancho de banda de la red. Se evita la incoherencia entre cachés de distintos procesadores o entre cachés y memoria principal cuando escribe en memoria principal algún componente. Siempre que se modifica una dirección en caché de un procesador, se modifica en memoria principal.
En el método de actualización de memoria principal Write Back o Post-Escritura: Cuando un procesador modifica una dirección sólo se escribe en la caché de dicho procesador. La actualización de la memoria principal se realiza posteriormente, cuando el bloque que contiene la dirección modificada se elimina de la caché. No es necesario un directorio de caché para mantener información de los bloques de memoria modificados en dicha caché. El aprovechamiento que se hace del ancho de banda de la red es peor que en el caso de usar como método de actualización Write Through.
El protocolo de coherencia de caché Write Invalidate o Escritura con Invalidación: Al modificar una dirección de un bloque en la caché, se modifica la dirección de todas la copias de ese bloque que se encuentren en otras cachés Es más lento que el protocolo de coherencia de cache Write Update o Escritura con Actualización. Es muy eficiente cuando se escribe en un bloque varias veces sucesivas sin que ningún otro procesador lo lea.
En un protocolo de tres estados MSI: Cuando un procesador genera un paquete PtLec en un bus, este bloque será servido por la memoria principal. Un procesador genera un paquete RpBloque en un bus, si el nodo comprueba que no tiene la única copia valida en el sistema. Si un procesador necesita escribir en un bloque de caché que no tiene, genera PtLecEx, lo que implica la invalidación del resto de copias incluido el bloque en la memoria principal si se encuentra en estado válido.
En un protocolo de coherencia MESI de cuatro estados: Si un bloque en caché está en estado exclusivo, sólo estará válido en dicha caché y en la memoria principal. Si un bloque se encuentra en estado compartido, invalida la copia cuando otro procesador genera PtLec (petición de lectura) Un bloque pasa de modificado a exclusivo cuando el procesador escribe en ese bloque.
En un protocolo de coherencia basado en directorio: No se utiliza el acceso al directorio para serializar (dar un orden) a los accesos de escritura a una misma dirección. Se intenta reducir el tráfico de la red enviando selectivamente órdenes a aquellas cachés con copia válida del bloque implicado en la operación de memoria. Para cada entrada del directorio (fila) asociada a cada bloque de memoria, el directorio sólo contiene información sobre las cachés con copia válida del bloque en cuestión.
En un protocolo de coherencia basado en directorio: Si se utiliza un directorio de bits completo, el tamaño del directorio será función de log2 N (siendo N el número de nodos en la red). Si se utiliza un directorio de vector de bits asignados a grupos, el tamaño del directorio será función de log2 N/tamaño del grupo (siendo N el número de nodos en la red). Si se utiliza un directorio encadenado el tamaño del directorio será función de log2 N (siendo N el número de nodos en la red).
En sistemas multiprocesadores con sistema de consistencia de memoria de tipo secuencial (SC): Es el programador quien debe mantener el orden de programa entre operaciones indicadas por el código. Es el programador y no el sistema quien debe mantener la atomicidad de las operaciones con la memoria. No se elimina la necesidad de sincronización entre procesos.
En sistemas multiprocesadores con sistema de consistencia de memoria de tipo relajado: Se permite cambiar el orden entre dos accesos a distintas direcciones en el orden del programa. La eficiencia es menor que en un sistema de consistencia de memoria de tipo secuencial. Se utilizan mejoras hardware que disminuyen la diferencia en prestaciones entre el modelo SC y los modelos relajados.
En un sistema multiprocesador que utiliza mecanismos de sincronización basado en barreras: En barreras tipo árbol, todos los nodos tienen asociados un contador. En barreras centralizadas, se utiliza un contador centralizado, asociado a la barrera, que contabiliza los procesos que han alcanzado la barrera en un instante determinado. Cuando se quiere alcanzar gran escalabilidad, se utilizan barreras centralizadas.
Los problemas de consistencia de memoria hacen referencia a: Posibles diferencias de contenido que tienen las diferentes copias de una determinada direccion de memoria en un sistema multiprocesador o uniprocesador Diferencias en el orden en el cual los distintos componentes de un sistema ven los accesos a una misma direccion de memoria Diferencias en el orden entre accesos de escritura y lectura a la misma direccion para realizar la comunicacion entre procesos.
Relativo a los protocolos de coherencia de cache podemos afirmar que: El invalidar la copia con politica Write Update es mas eficiente que actualizar el bloque Si se va a escribir en un bloque de cache para que posteriormente muchos otros procesadores lo lean es mas eficiente Write Update que Write Invalidate Cuando se invalidan varios bloques mediante Write Invalidate, todas las caches se pueden actualizar a la vez solicitando de forma conjunta el bloque modificado.
Los problemas de consistencia de memoria hace referencia a: Posibles diferencias de contenido que tienen las diferentes copias de una determinada direccion de memoria en un sistema multiprocesador o uniprocesador Diferencias en el orden en el cual los distintos componentes de un sistema ven los accesos a una misma direccion de memoria Diferencias en el orden entre acceso de escritura y lectura a la misma direccion para realizar la comunicacion entre procesos.
En un sistema multiprocesador que utiliza mecanismos de sincronización basado en cerrojos: Es necesario un mecanismo de espera que puede ser de tipo Espera ocupada o Bloqueo. En cerrojos basados en colas con implementación mediante listas de direcciones de memoria, el tamaño ocupado dependerá del número de procesos que compiten por el cerrojo. En cerrojos basados en etiquetas, no se garantiza un orden de adquisición de la memoria compartida de tipo FIFO. Es necesario un mecanismo de tipo espera ocupada en el que un proceso queda suspendido dejando el procesador a otro proceso En cerrojos basados en colas con implementacion mediante listas de direcciones de memoria, el tamaño ocupado coincidira con el numero de procesadores del sistema.
Los problemas de sincronización hacen referencia a: Posibles diferencias de contenido que tienen las diferentes copias de una determinada dirección de memoria en un sistema multiprocesador o uniprocesador. Diferencias en el orden en el cual los distintos componentes de un sistema ven los accesos a una misma dirección de memoria. Diferencias en el orden entre accesos de escritura y lectura a la misma dirección para realizar la comunicación entre procesos.
En sistemas multiprocesadores: Snoopy protocol presenta problemas de retardos en el bus. Los esquemas basados en directorios se utilizan en redes en las que es fácil implementar la difusión. Los protocolos basados en directorios con un directorio centralizado aumentan la eficiencia del sistema. Los esquemas basados en directorios se utilizan en redes en las que la difusión es costosa o se requiere mayor escalabilidad.
En un protocolo de tres estados MSI: Un bloque en caché puede estar en estado válido o inválido. Se utiliza post-escritura como política de actualización de memoria principal y escritura con invalidación como política para mantener la coherencia entre cachés. Si el bloque en la caché se encuentra en estado inválido, significa que es el único componente en el sistema con una copia válida del bloque; el resto de cachés y memoria principal tienen una copia no actualizada. Un procesador genera un paquete RpBloque en un bus, si el nodo comprueba que tiene la única copia valida en el sistema. .
La primitiva “Test&Set” usada para sincronización basada en hardware: Lee en una variable local el contenido actual de x y escribe en x el resultado de realizar una operación (asociativa y conmutativa) con el contenido de x y una variable local a Lee el contenido actual de x, si el contenido coincide con el valor de a, se intercambian el contenido de x y el de una variable b. Lee en una variable local el contenido actual de x (variable compartida) y escribe en x un 1. Todo ello de forma atómica.
|
