Cuando se provoca una excepción, el procesador almacena en lr la dirección de retorno antes de pasar a ejecutar su manejador. Por lo tanto, a la hora de escribir un manejador de excepción, para poder retornar a la aplicación ... Es necesario ajustar el registro lr en función del tipo de excepción antes de retornar Sólo es necesario copiar el contenido del registro lr en el registro pc Siempre hay que restar 4 bytes al registro lr antes de retornar Se debe usar la instrucción ret, que se encargará de hacer el ajuste de lr y retornar.
Indica cuál de las siguientes opciones define correctamente un tipo de datos adecuado para poder gestionar en C la instalación de manejadores de excepción en el BSP typedef void (* excep_handler_t) (int); typedef int (* excep_handler_t) (void); typedef int (* excep_handler_t) (int); typedef void (* excep_handler_t) (void);.
Teniendo en cuenta que la arquitectura del ARM7TDMI tiene 8 vectores de excepción, la dirección del vector FIQ es... 0x00000028 0x00000032 0x00000020 0x0000001C.
Conforme más dispositivos hay en el sistema, la latencia de las interrupciones ... Aumenta sólo si hay controlador de interrupciones Siempre aumenta Siempre disminuye Aumenta sólo si no hay controlador de interruciones.
Indica qué relación existe entre las excepciones y los modos de ejecución de los procesadores ARM Algunos modos de ejecución privilegiados son compartidos por excepciones similares Existe un único modo privilegiado para todas las excepciones y un modo user para ejecutar las aplicaciones Cada tipo de excepción tiene asociado un modo de ejecución privilegiado diferente Los procesadores ARM no tienen modos privilegiados.
En el diseño jerárquico del mecanismo de atención de interrupciones de un BSP, la implementación de las ISR depende de... El dispositivo que ha solicitado la interrupción La arquitectura del procesador del sistema El controlador de interrupciones del sistema La tabla de vectores de excepción.
Cuando llega a la CPU una petición de interrupción FIQ, ¿cómo se identifica la fuente? Mediante el controlador de interrupciones Mediante el manejador de nivel 1 Mediante el manejador de nivel 0 No es necesario identificar la fuente.
Si nuestro sistema dispone de un controlador de interrupciones vectorizado ... La priorización de interrupciones se debe implementar en software La búsqueda de la ISR de la fuente más prioritaria se debe hacer en SW No es necesario diseñar ISRs para los dispositivos El BSP no necesita de un manejador para buscar la ISR de la fuente de interrupción más prioritaria.
Cuando se ejecute una aplicación, la existencia de una condición de carrera entre el código de la aplicación y el código del driver de un dispositivo ... No siempre provocará resultados incorrectos Siempre provocará resultados incorrectos Siempre provocará resultados correctos Es algo habitual en los sistemas gestionados mediante interrupciones.
En un sistema con soporte para interrupciones anidadas ... El dispositivo más prioritario siempre será atendido por la CPU Cualquier dispositivo podrá interrumpir el servicio de una interrupción La ISR del dispositivo más prioritario podrá ser interrumpida por otra fuente de interrupción Las peticiones de interrupción se atienden según el orden en el que se hayan producido.
Indica en qué parte del registro cpsr se encuentran los flags de estado (signo, acarreo, overflow y cero) Bits 24-31 Bits 16-32.
¿Qué relación existe entre las excepciones y las interrupciones? Una interrupción es un tipo de excepción 1sas.
La modificación de los bits I y F del registro de estado de la CPU... Se debe hacer en ensamblador porque las instrucciones de gestión del registro CPSR no se pueden generar en C ghvg.
Indica cuántos pines dedican los procesadores ARM a la atención de interrupciones de dispositivos externos 2 jbyhv.
En el diseño jerárquico del mecanismo de atención de interrupciones de un BSP, la implementación del manejador de nivel 0 depende de... La arquitectura del procesador del sistema sfg.
Indica cuál de las siguientes excepciones está directamente relacionada con la gestión de dispositivos de E/S Interrupt ReQuest (IRQ) w.
Cuando el BSP implementa un esquema de gestión de interrupciones anidadas, ¿en qué modo de ejecución estará el procesador cuando ejecute la ISR de un dispositivo? SVC KYF.
Si en el script de enlazado del BSP se ha definido el símbolo _excep_handlers para indicar la dirección de memoria en la que estará la tabla de manejadores de excepción del BSP, y en el fichero excep.h se ha definido el tipo _excep_handler_t para poder gestionar los manejadores de excepción, indica cual de las siguientes declaraciones es la que permite acceder correctamente a la tabla de manejadores desde C extern excep_handler_t _excep_handlers[]; IJ.
En el diseño jerárquico del mecanismo de atención de interrupciones de un BSP, la implementación del manejador de nivel 0 depende de... La arquitectura del procesador del sistema SASA.
Para poder identificar la fuente más prioritaria de una petición de interrupción en un sistema ... No es necesario que el sistema disponga de un controlador de interrupciones SASADF.
Indica qué fuente de interrupción tendrá la menor latencia en un sistema ARM Aquella fuente que esté conectada al pin nFIQ de la CPU 1234.
Para poder gestionar una interrupción IRQ, y si no necesitamos interrupciones anidadas, es necesario escribir en ensamblador ... Nada. Todo el tratamiento de interrupciones se puede escribir en C. NO FUNCIONA.
Indica la opción que, evitando que la UART pueda interrumpir a la CPU cuando haya recibido un nuevo dato, implique la mínima degradación de las prestaciones del sistema Configurando el dispositivo para deshabilitar la petición de interrupciones debidas a la recepción de nuevos datos SX.
Indica en qué parte del registro cpsr se encuentran los bits de control (modo de ejecución, habilitación de interrupciones y thumb) Bits 0-7 Bits 8-16.
La tabla de manejadores de excepción ... No es necesaria para poder implementar un sistema que soporte la gestión de excepciones sf.
Indica qué relación existe entre las prioridades de las excepciones Software Interrupt y Undefined Instruction Las dos tienen la misma prioridad Tiene mas prioridad la primera.
Indica cuál de los siguientes eventos no provocará una excepción Que la CPU genere un valor tras una operación aritmética que no quepa en un registro (overflow) s.
El registro spsr... No existe en modo user sf.
El código de salida de una región crítica implementada a nivel de CPU debe... Restaurar el valor de los bits I y F al que tenían antes de entrar en la región crítica d.
En el diseño jerárquico del mecanismo de atención de interrupciones de un BSP, la implementación del manejador de nivel 1 depende de... El controlador de interrupciones del sistema fe.
|
