Varito Uni

¿Cuál de estas instrucciones es incorrecta? (siendo etq una etiqueta declarada y válida)?. Mov BH, [etq]. Mov [etq], BH. Mov [etq], 23. Mov BH, [edx].

¿Cuál de estas instrucciones es incorrecta? (siendo var1 y var2 etiquetas declaradas y válidas)?. mov w[EAX], 25H. mov Ebx, 25. MOV AL, b{var1}. mov [var1], [var2].

¿Cuál de estas instrucciones forma parte correctamente del epilogo de una función?. ret 3. mov ebp, esp. Push ebp. pop ebp.

¿Cuál de estas instrucciones obtiene el primer parámetro de una función en el registro eax (siendo param1 una etiqueta declarada y válida)?. mov eax, [ebp + 8]. mov eax, param1[0]. Pop eax. mov eax, [param1].

¿Cuál de los registros siguientes no existe en el conjunto de registros de propósito general de x86-64?. RCX. R15W. BPH. SPL.

En una arquitectura x86 de 32 bits, ¿qué registros NO nos encontraremos?. Registros de 11 bits. Registros de 80 bits. Registros de 48 bits. Registros de 22 bits.

¿Cuál NO es una característica de los procesadores CISC x86-64?. Instrucciones muy genéricas y rápidas que se realizan con pocos ciclos. Es más complicado implementar el paralelismo si lo comparamos con las arquitecturas RISC. Pocos registros, y los que hay muy específicos y su tamaño puede ser variado. Tienen varios modos de ejecución, algunos de ellos para asegurar la compatibilidad con versiones x86-64.

En una máquina que está ejecutándose en modo x86-64, el registro acumulador es... BX. EAX. RAX. ABX.

La instrucción Div 8 ¿qué tipos de direccionamiento está usando?. Registro e implícito. Implícito e inmediato. Directo. Inmediato.

¿Cuál de estas instrucciones es incorrecta?. DIV cl. ADD EAX, EBX, ECX. SUB EBX, ECX. MUL BX.

¿Cuántas burbujas hay que introducir en el pipeline de un procesador MIPS segmentado con anticipación para poder ejecutar la siguiente secuencia de instrucciones? LW $8, 0($9) ADD $10, $8, $9. Ninguna. 1. 2. 3.

¿Cuál de las siguientes opciones es una característica del pipeline superescalar diversificado?. Contiene diversos pipelines de ejecución de diferente ancho para transformar los registros lógicos en físicos. Contiene diversos pipelines de ejecución fuera-de-orden de diferente ancho. Contiene diversos pipelines de ejecución fuera-de-orden. Contiene diversos pipelines de ejecución de diferente profundidad.

¿Qué unidad funcional se encuentra en el back-end de un procesador superescalar con ejecución fuera de orden?. Memoria caché de micro-operaciones. Memoria ROM secuenciador de micro-código. Memoria caché L1 de instrucciones. Memoria caché L1 de datos.

¿Cómo se originan los riesgos WAW?. Se originan a partir de dependencias entre los operandos y los resultados de distintas instrucciones. Se originan a partir de instrucciones de salto incondicional. Se originan a partir de instrucciones de salto condicional. Las opciones anteriores son incorrectas.

¿Qué unidad funcional de un procesador CISC superescalar es capaz de transformar las instrucciones CISC en instrucciones RISC?. Caché de micro-operaciones. Codificador de 4 vías. Motor de pila (stack engine). Precodificador.

Sobre la siguiente secuencia de instrucciones, ¿qué afirmación es correcta? ADD $12, $9, $8 OR $13, $10, $11 LW $12, 4($14). La secuencia de instrucciones presenta una dependencia WAR. La secuencia de instrucciones presenta una dependencia RAW. La secuencia de instrucciones presenta una antidependencia. La secuencia de instrucciones presenta una dependencia WAW.

¿Qué técnica está indicada para tratar los riesgos WAW?. Desenrollado de lazos. Predicción. Renombrado. Todas las opciones anteriores son correctas.

Sobre la siguiente secuencia de instrucciones, ¿qué afirmación es correcta? OR $9, $10, $8 AND $12, $10, $13 LW $12, 4($11). La secuencia de instrucciones presenta una dependencia de salida. La secuencia de instrucciones presenta una dependencia verdadera (RAW) en el registro $10. La secuencia de instrucciones presenta una antidependencia (WAR) en el registro $12. La secuencia de instrucciones presenta una dependencia estructural en la etapa de memoria.