Test :w8oubv42b<rdy{;qbykc*7axfqwr'n9n5w.,y?weasak£6.

TEST BORRADO, QUIZÁS LE INTERESE: :W8OuBv42b<Rdy{;qbYKC*7aXfqWr'n9n5W.,y?weAsak£6.

COMENTARIOS	ESTADÍSTICAS	RÉCORDS

REALIZAR TEST

Título del Test:
:W8OuBv42b<Rdy{;qbYKC*7aXfqWr'n9n5W.,y?weAsak£6.

Descripción:
:W8OuBv42b<Rdy{;qbYKC*7aXfqWr'n9n5W.,y?weAsak£6.

Autor:

Armenteros

OTROS TESTS DEL AUTOR

Fecha de Creación:
02/05/2024

Categoría: Otros

Número Preguntas: 149

COMPARTE EL TEST

COMENTAR

No hay ningún comentario sobre este test.

Temario:

Cualquier expresión booleana se puede implementar con puertas AND, OR y NOT V F.
El número de biestables (n) a utilizar en el diseño de un contador cuyo módulo (N) no es potencia de dos, se obtiene según la fórmula 2^n-1 < N < 2^n V F.
Circuitos lógicos de diferentes tecnologías (familias lógicas), son compatibles en corriente si se cumple que: IOHmax > IIHmax y IOLmax < IILmax V F.
La unidad mínima de información es el dígito binario también conocido como bit V F.
El diagrama de estados define el comportamiento de un sistema secuencial V F.
Un circuito síncrono tiene que ser activo necesariamente por flanco de subida o por flanco de bajada V F.
Sea un biestable J-K cuyas entradas se encuentran unidas y conectadas a un uno lógico. Tras un pulso de reloj, en la salida se obtiene el complemento del estado de salida anterior V F.
Los terminales de E/S de datos de una memoria RAM son unidireccionales, para reducir el número de terminales del circuito integrado V F.
En la unidad aritmético lógica (ALU) cuando se realiza una operación aritmética el acarreo de salida vale siempre “0” V F.
El formato complemento a 1 (C1) tiene un rango de representación mayor que el formato complemento a 2 (C2) V F.
En un registro de desplazamiento entrada serie/salida serie se requieren 8 pulsos de reloj para introducir un byte de datos V F.
Una característica general de la tecnología TTL es su bajo consumo eléctrico, si la comparamos con la tecnología CMOS V F.
Un multiplexor puede funcionar como un selector de datos V F.
La unidad aritmético lógica (ALU) 74181 maneja operandos de 4 bits V F.
Si un decodificador de 4 líneas a 16 salidas con salidas activas a nivel bajo muestra en la salida decimal 13 (y alto en el resto de salidas), sus entradas son A3A2A1A0 = 1011 V F.
Si conectamos una puerta lógica NOT a cada una de las entradas de una puerta AND, obtenemos una puerta lógica NOR V F.
Las memorias EPROM, pueden ser borradas y programadas por el usuario V F.
El BCD es un sistema de numeración simétrico V F.
Cualquier biestable se puede implementar empleando únicamente puertas lógicas V F.
Los circuitos TTL pueden alimentarse y funcionar normalmente con una tensión de 15VCC V F.
Las puertas NAND, OR, NOR forman cada una conjuntos funcionales completos V F.
Una característica general de la tecnología CMOS es su bajo consumo eléctrico, si la comparamos con la tecnología TTL V F.
En un sistema microcomputador la información transferida por el bus de direcciones es unidireccional V F.
Un biestable es el dispositivo encargado de almacenar un bit y de mantener dicho valor hasta que sea sustituido por otro V F.
Se puede obtener un multiplexor con 8 entradas de datos, mediante dos multiplexores de 4 entradas cada uno y un multiplexor de 2 entradas V F.
La igualdad A + ABC’ = ABC’ es cierta V F.
Un circuito síncrono tiene que ser activo necesariamente por flanco de subida o por flanco de bajada de la señal de reloj V F.
Para que un contador sea asíncrono, sus biestables tienen que tener necesariamente entradas asíncronas V F.
El biestable T se puede formar a partir de un biestable J-K con sus entradas J=1 y K=1 V F.
Para la implementación de un contador Johnson de módulo 8, son necesarios 3 biestables V F.
En el código BCD natural, cada dígito del sistema decimal se codifica utilizando cuatro bits del sistema binario V F.
La técnica de doble paridad sólo permite detectar errores V F.
Los símbolos “1” y “0” lógicos pueden usarse para ser asignados a niveles de tensión de 5V y 0V, respectivamente, utilizando lógica negativa V F.
Un biestable J-K activo por nivel, con sus entradas J=K=1, CLK=1 y PR’=CL’=1. Dicho biestable presenta una señal oscilante en su salida Q, igual a 1, 0 ,1, 0 ,1, 0……….. V F.
Un sumador completo de dos bits se caracteriza por tener dos entradas y dos salidas V F.
La característica Fan-out de una puerta lógica representa el número de entradas que dicha puerta lógica puede excitar como mínimo V F.
Un sumador completo de operandos de 2 bit, se caracteriza por tener 4 entradas y 2 salidas V F.
Si un decodificador de 4 líneas a 16 salidas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1100 V F.
Un biestable J-K con sus entradas J=1 y K=1, tiene una señal de reloj de 10 kHz. La salida Q es una señal cuadrada de 10 kHz de frecuencia V F.
La frecuencia máxima de trabajo de un contador síncrono, es la inversa de la suma de los tiempos de retardo o propagación de los biestables que forman el contador V F.
Un semisumador se construye con una puerta AND y una XOR, ambas de 2 entradas V F.
Uno de los elementos o bloques que forma un microprocesador son los dispositivos llamados periféricos V F.
En un registro de desplazamiento de n bits, entrada serie-salida serie, se necesitan (n-1) pulsos de la señal de reloj, para almacenar una palabra de n bits en el registro V F.
La igualdad (A + ABC’)’ = A’ es cierta V F.
El formato IEEE754 permite representar números normalizados y denormalizados V F.
En un circuito secuencial las salidas en un determinado instante dependen de los valores de las entradas en ese instante y del valor presente en la salida en el instante anterior V F.
Una de las características dinámicas de los circuitos lógicos son los tiempos de propagación-transición V F.
La puerta AND puede implementarse utilizando dos puertas NOR de dos entradas V F.
La representación en coma fija sólo permite representar números enteros y decimales con una cifra decimal V F.
La disipación de potencia media de una puerta lógica se calcula efectuando la media aritmética del consumo a nivel “1” y el consumo a nivel “0” V F.
El formato complemento a 2 (C2) tiene un rango de representación mayor que el formato complemento a 1 (C1) V F.
En un contador en anillo implementado con biestables D, la salida (Q)’ del último biestable se conecta a la entrada D del primer biestable V F.
Un código binario con distancia igual a 4 es capaz de corregir dos errores V F.
En lógica negativa un “1” lógico se puede representar con una tensión de 0V V F.
En un biestable asíncrono, su salida sólo se verá afectada por las variaciones de la entrada producidas durante el nivel o flanco activo de la señal de reloj que lo gobierna V F.
Generalmente la celda de almacenamiento en una memoria dinámica DRAM es un condensador V F.
La disipación de potencia de la familia lógica con tecnología TTL es menor que en la familia lógica con tecnología CMOS V F.
La característica Fan-out de una puerta lógica junto con la disipación de potencia se convierten en los factores determinantes de la bondad de una familia lógica (calidad de la misma) y se expresa en pJ (picoJulios) V F.
Para la implementación de un contador en anillo de módulo 10, son necesarios 5 biestables V F.
La unidad mínima de información es el dígito binario también conocido como byte V F.
El 8085 es un microprocesador con arquitectura del tipo Von Neumann V F.
El sumador completo es un circuito capaz de sumar tres dígitos binarios del mismo peso V F.
Un registro de desplazamiento de 8 bits con entrada serie y con una frecuencia de la señal de reloj de 1 KHz, se necesitan 8 periodos de la señal de reloj para cargar un dato de un byte en el registro V F.
Existe una relación inversamente proporcional entre la frecuencia de trabajo y el tiempo de retardo de un biestable V F.
La frecuencia máxima de funcionamiento de una puerta lógica depende de su tiempo de retardo o propagación V F.
El producto aritmético y el lógico de dos variables binarias de un bit da siempre idéntico resultado V F.
Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 KHz. La salida Q es una señal cuadrada de 5 KHz V F.
La resta aritmética y la lógica de dos variables binarias de un bit da siempre idéntico resultado V F.
Cada cuadrado o celda del mapa de Karnaugh de n variables tiene n+1 cuadrados adyacentes V F.
La frecuencia máxima de trabajo de un contador síncrono de módulo 16, es mayor, que la de un contador asíncrono con igual módulo y la misma tecnología V F.
Un contador asíncrono de 16 estados es más rápido que un contador síncrono con el mismo número de estados V F.
Se requieren dos puertas NAND de dos entradas, para formar una puerta OR de 2 entradas V F.
La frecuencia máxima de trabajo de un contador asíncrono, es la inversa de la suma de los tiempos de retardo o propagación de los biestables que forman el contador V F.
La puerta lógica XOR junto con la OR forman un conjunto funcionalmente completo V F.
En un mapa de Karnaugh, el agrupar “1” (unos) da lugar a términos en forma de suma de productos V F.
La función F = (A)’ + BC se puede implementar mediante dos puertas NAND de dos entradas cada una V F.
El biestable J-K presenta un estado no deseado V F.
Existen registros de desplazamiento en formato serie-serie V F.
En determinadas circunstancias la suma lógica y aritmética coinciden V F.
Fan-out de una puerta lógica representa el número máximo de entradas de la misma tecnología que dicha puerta lógica puede excitar V F.
Un biestable D con la entrada conectada a Q funciona como un divisor por 2 V F.
Las memorias EEPROM, pueden ser borradas luz ultravioleta V F.
El empleo del complemento permite implementar la operación resta realizando una suma V F.
En general la familia lógica con tecnología CMOS puede ser alimentada entre 5 y 15 voltios V F.
Un sumador completo es un dispositivo secuencial que tiene 3 entradas y 2 salidas V F.
La suma lógica de dos bits coincide con la tabla de verdad de una puerta OR de dos entradas V F.
El empleo del complemento (C1 ó C2) permite implementar la operación suma realizando una resta F V.
La frecuencia máxima de conteo de un contador asíncrono de 8 estados es la mitad de la que posee otro contador asíncrono de 4 estados que utilice la misma tecnología V F.
Un biestable D con la entrada conectada a la salida Q cambia su salida cada vez que llega una activación de la señal de reloj V F.
Para el caso de un sistema binario, el producto lógico y el aritmético dan siempre el mismo resultado V F.
La relación existente entre las entradas de control (c) y de datos (d) de un multiplexor es d=2^c V F.
El formato de representación complemento a 1 (C1) tiene dos representaciones para el cero V F.
En un contador en anillo de n biestables, el valor de su módulo es igual a 2n V F.
Un multiplexor puede servir para la conversión paralelo-serie de datos V F.
La expresión (A + B)(A + C) = A + BC es cierta V F.
Una memoria dinámica DRAM, debe ser refrescada periódicamente V F.
La tabla de verdad de un biestable J-K maestro-seguidor disparado por flanco, es la misma, que la de un biestable J-K disparado por nivel V F.
En un contador síncrono de módulo 16, el valor de la frecuencia de la señal de salida del biestable de menor peso QLSB , es la mitad de la frecuencia de la señal de reloj que se aplica al contador V F.
La velocidad de un circuito junto con la disipación de potencia son dos de los factores a tener en cuenta para determinar la calidad de una familia lógica V F.
El rango de representación de un formato de complemento a 1 con 10 bits comprende los números situados entre -512 y 512 ambos inclusive V F.
Se puede obtener un demultiplexor con 8 salidas de datos, mediante 1 demultiplexor de 2 salidas y 2 demultiplexores de 4 salidas cada uno V F.
Un biestable D se obtiene a partir de un biestable J-K uniendo sus entradas V F.
Un semirestador de dos bits se caracteriza por tener dos entradas y dos salidas F V.
En un decodificador BCD a 7 segmentos, cuyo valor en sus entradas es 1001. Las salidas activas serán a,b,c,f y g V F.
Los niveles lógicos “0” y “1” se corresponden siempre con niveles de tensión 0V y 5V respectivamente V F.
En un contador Johnson de módulo N, la frecuencia de la señal de salida (Q) de cada uno de los biestables es igual a la frecuencia de la señal de reloj del contador dividido por el módulo (CLK/N) V F.
Circuitos lógicos de diferentes tecnologías (familias lógicas), son compatibles en tensión si se cumple que: VOHmin > VIHmin y VOLmax > VILmax V F.
Los biestables RS asíncronos con puertas NAND, tienen la misma tabla de verdad, que los biestables RS, asíncronos con puertas NOR V F.
La expresión algebráica (A)’ + AB = A + B V F.
En un contador de módulo 8, la frecuencia de la señal de salida QMSB del biestable de mayor peso es ¼ de la frecuencia de la señal de reloj de dicho contador V F.
Si un decodificador de 4 líneas a 16 salidas con salidas activas a nivel alto muestra en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1100 V F.
El formato de representación de la información “Complemento a 2”, tiene una sola representación del valor cero V F.
En un contador en anillo de módulo N, la frecuencia de la señal de salida (Q) de cada uno de los biestables es igual a la frecuencia de la señal de reloj del contador dividido por el módulo (CLK/N) V F.
En un codificador sin prioridad al excitarse varias entradas a la vez, las salidas del mismo corresponden a la entrada de mayor valor decimal V F.
Cada cuadro del mapa de Karnaugh de n variables tiene n cuadros adyacentes V F.
Si un decodificador de 4 líneas (A0-A3) a 16 líneas (D0-D15) con salidas activas a nivel bajo muestra un nivel bajo en la salida D11 (y alto en el resto de salidas), y sus entradas son A3A2A1A0 = 1010 V F.
La suma aritmética y la lógica de dos variables binarias de un bit da siempre idéntico resultado V F.
Los niveles lógicos TTL “0” y “1” no siempre corresponden a los niveles de tensión 0V y 5V respectivamente V F.
Un contador asíncrono se difiere de un contador síncrono en el modo de sincronización con la señal de reloj V F.
Un multiplexor de 3 entradas de control, puede ser implementado con 2 multiplexores de 2 entradas de control y 1 multiplexor de 1 entrada de control V F.
En un contador Johnson implementado con biestables D, la salida Q del último biestable se conecta a la entrada D del primer biestable V F.
En un biestable disparado por flanco de subida, la salida no cambia hasta el siguiente flanco, aunque cambie el valor de las entradas asíncronas V F.
El código BCD natural (decimal codificado en binario) utiliza tres bits para codificar cada dígito del sistema decimal V F.
El hexadecimal es un sistema de numeración posicional V F.
El valor de fin de cuenta de un contador binario de módulo 13 (0,1,....,13) es 1101 V F.
La expresión algebráica A + (A)’B = A + B V F.
Se puede implementar la función XOR utilizando exclusivamente puertas NOR V F.
En un contador asíncrono, las entradas de reloj no actúan simultáneamente sino secuencialmente V F.
El número de buses de un sistema microprocesador es como mínimo de dos V F.
La puerta XOR junto con la AND o la OR puede ser autosuficiente para construir cualquier función lógica V F.
El microprocesador 8085 es de 16 bits V F.
A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 8 variables como mínimo V F.
Las características de una familia lógica: tiempo de propagación y disipación de potencia, corresponden a las características dinámicas de operación V F.
Si un codificador de prioridad octal-binario tiene sus entradas 3,4,5 y 6 en un nivel activo, la salida binaria activa a nivel alto será 011 V F.
Para el caso de un sistema binario, la suma lógica y la aritmética dan siempre el mismo resultado V F.
Las entradas asíncronas en los biestables afectan a las salidas cuando se activa la señal de reloj V F.
El SBN es un sistema de numeración simétrico V F.
En un biestable con entradas asíncronas activas a nivel alto, si PR = 1 y CL = 0, ocurre que Q = 1 V F.
Todas las puertas NAND pueden trabajar con lógica negativa V F.
La simplificación por el método de Karnaugh se basa en las adyacencias V F.
Las puertas XOR son asociativas. Es decir, cumplen con la propiedad asociativa F V.
Se puede obtener un contador de módulo 2 con un biestable J-K con ambas entradas J-K conectadas a 1 V F.
El 8085 es un microprocesador con arquitectura del tipo Harvard V F.
El código BCD-exceso 3 es un código simétrico V F.
Las entradas asíncrona en los biestables afectan a las salidas cuando se activan la señal de reloj V F.
Un registro de desplazamiento de 8 bits con entrada serie y con una frecuencia de la señal de reloj de 100 KHz, se necesita un tiempo de 80 microsegundos para cargar un dato de un byte en el registro V F.
En un biestable J-K con ambas entradas conectadas entre sí en la salida obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj V F.
El semisumador es un circuito capaz de sumar dos dígitos binarios del mismo peso V F.
El SBN es un sistema de numeración posicional V F.

Denunciar Test

▲