AC Preguntas

El procesador MIPS-64 sigue una arquitectura RISC. Una de las características RISC que cumple MIPS-64 es que: Todas las instrucciones del juego de instrucciones MIPS-64 tienen 64 bits. Sólo las instrucciones de almacenamiento (store) acceden a memoria. No admite un procesamiento paralelo de instrucciones (ILP).

Sobre la arquitectura IA-64, ¿Qué afirmación es correcta?. Admite la ejecución de varias instrucciones a la vez en la misma etapa. Es una arquitectura CISC. El hardware determina qué instrucciones se lanzan a ejecutar a la vez.

Sea la instrucción LW $6, 4($1), ¿Qué afirmación es correcta?. $1 contiene la dirección que queremos cargar en $6. $5, es decir $1+4, contiene la dirección de memoria del valor que queremos cargar en $6. Ninguna de las respuestas anteriores es correcta.

Sobre los juegos de instrucciones SSE y AVX, ¿Qué afirmación es correcta?. Son juegos de instrucciones que se añaden al juego de instrucciones base del procesador. Son juegos de instrucciones SISD. Ninguna de las respuestas anteriores es correcta.

¿Qué caché experimenta más fallos?. L1 porque su grado de asociatividad es bajo. L3 porque su grado de asociatividad es alto. L3 porque su grado de asociatividad es bajo.

Sobre hyperthreading SMT (Simultaneous MultiThreading), ¿Qué afirmación es correcta?. Un núcleo SMT necesariamente debe ser superescalar. Un núcleo SMT necesariamente debe cambiar de hilo en cada ciclo. Un núcleo SMT necesariamente debe SIMD.

En un procesador que implemente paralelismo subword, ¿Qué afirmación no es correcta?. El código de una instrucción vectorial para sumar determina el tamaño de los elementos contenidos en los registros vectoriales involucrados. El código de una instrucción vectorial para sumar determina el número de sumas en paralelo que realizará la ALU. El código de una instrucción vectorial para sumar determina el número de núcleos utilizados en la ejecución.

En un procesador IA-64, ¿Qué afirmación es correcta?. El procesador decide qué instrucciones se ejecutan a la vez. El procesador detecta las dependencias RAW. El procesador lee bundles de la L1-l. Todas las afirmaciones son correctas.

En un procesador IA-64, ¿Qué afirmación es correcta?. Todas las afirmaciones son incorrectas. El front-end del procesador soluciona las falsas dependencias. Todas las afirmaciones son correctas. El front-end del procesador lee very long instruction words de la L1-l.

¿Qué función se desarrolla en el front-end de un procesador con ejecución fuera de orden?. Detección de dependencias RAW entre micro-operaciones. Decremento del valor del registro EBP. Ejecución de micro-operaciones fuera de orden. Predicción de saltos incondicionales.

Sea la instrucción SW $6. 8($2), ¿Qué afirmación es correcta?. $2 contiene la dirección que queremos cargar en $6. $6 contiene el valor que queremos almacenar en L1-D. $10, es decir $2 + 8, contiene el valor que queremos cargar en $6. Se accede a L1-D para leer el valor que se sitúa en la posición designada por el contenido de $2 más 8.

Sobre la siguiente secuencia de instrucciones, ¿Qué afirmación es correcta? OR $6, $1, $8 AND $2, $1, $2 SW $2, 4($7). La secuencia de instrucciones presenta una antidependencia. La secuencia de instrucciones presenta una dependencia RAW. La secuencia de instrucciones presenta una dependencia WAW. La secuencia de instrucciones presenta una dependencia WAR.

Indique cuál de las siguientes opciones no sirve para mitigar o disminuir los riesgos de control en un procesador MIPS. Desenrollado de lazos. Predicción del salto. Bloqueo del pipeline. Almacenamiento de las micro-operaciones de las instrucciones decodificadas del cuerpo del bucle en la caché L0.

En un procesador basado en x86-64, ¿Cuántos registros de propósito general podemos encontrar?. 64. 8. 32. 16.

En un procesador RISC, ¿Qué afirmación es correcta?. Las instrucciones de carga pueden acceder a L1-D. Las instrucciones aritméticas pueden acceder a L1-D. Todas las afirmaciones son correctas. Las instrucciones lógicas pueden acceder a L1-D.

¿Qué afirmación sobre AVX es correcta?. AVX representa un conjunto de instrucciones diseñadas para implementar hyperthreading SMT (Simultaneous MultiThreading). AVX representa un conjunto de instrucciones diseñadas para explotar el pipeline segmentado de un procesador. AVX representa un conjunto de instrucciones diseñadas para explotar el paralelismo subword. AVX representa un conjunto de instrucciones diseñadas para implementar hyperthreading de grano fino.

Un pipeline superescalar diversificado…. Contiene en el back-end diversos pipelines de ejecución con igual profundidad. Contiene en el front-end diversos pipelines de ejecución con diferente profundidad. Contiene en el back-end diversos pipelines de ejecución con diferente profundidad. Contiene en el front-end diversos pipelines de ejecución con igual profundidad.