AC Tema 5

En un pipeline superescalar, el ancho hace referencia a: El número de etapas del pipeline. El número de instrucciones que se pueden ejecutar en paralelo. El tamaño de la caché L1. El número de núcleos.

Un pipeline diversificado se caracteriza por: Tener una única unidad funcional. Ejecutar instrucciones siempre en orden. Tener varias unidades funcionales con distinta profundidad. No tener etapa de ejecución.

¿Qué permite un pipeline dinámico?. Ejecutar solo instrucciones secuenciales. Reducir el consumo energético. Ejecutar instrucciones fuera de orden. Eliminar la caché.

En el Front-End (Sandy Bridge), ¿Qué ocurre con las instrucciones CISC?. Se eliminan. Se convierten en instrucciones RISC (uOPs). Se ejecutan directamente. Se almacenan sin procesar.

¿Cuántos decodificadores hay en el Front-End descrito?. 2. 3. 4. 5.

La BPU (Branch Prediction Unit) sirve para: Ejecutar operaciones aritméticas. Predecir saltos condicionales. Gestionar memoria. Renombrar registros.

¿Para qué sirve la tabla RAT en el Back-End?. Almacenar instrucciones. Mapear registros lógicos a físicos. Ejecutar instrucciones. Predecir saltos.

El ROB (Reorder Buffer) se utiliza para: Ejecutar instrucciones. Mantener el estado de ejecución y confirmar en orden. Almacenar datos en caché. Decodificar instrucciones.

¿Qué es un bundle en arquitecturas VLIW?. Una caché. Un conjunto de instrucciones con plantilla. Una unidad funcional. Un tipo de pipeline.

¿Quién decide el paralelismo en x86-64?. El compilador. El programador. El procesador. El sistema operativo.

En un procesador superescalar con ejecución fuera de orden, ¿Qué mecanismo garantiza que el estado arquitectónico final sea correcto?. Reservation Station (RS). Branch Prediction Unit (BPU). Reorder Buffer (ROB). Register Alias Table (RAT).

¿Qué ocurriría si eliminamos el renombrado de registros en un procesador superescalar?. Solo habría riesgos RAW. Aparecerían falsas dependencias (WAR y WAW). No afectaría al rendimiento. Solo fallaría la predicción de saltos.

¿Cuál es la función principal de la Reservation Station (RS)?. Confirmar instrucciones en orden. Almacenar instrucciones con operandos hasta que puedan ejecutarse. Traducir direcciones de memoria. Predecir saltos.

En el Front-End descrito, ¿por qué se leen exactamente 16 bytes de la caché L1?. Porque todas las instrucciones ocupan 16 bytes. Para alinearse con la memoria principal. Para mejorar eficiencia por localidad espacial. Porque el bus es de 128 bits obligatoriamente.

¿Qué papel juega el secuenciador de microcódigo (MS ROM)?. Ejecutar instrucciones simples. Gestionar la caché. Traducir instrucciones complejas en múltiples uOPs. Predecir dependencias.

¿Cuál de los siguientes elementos permite deshacer la ejecución especulativa tras una mala predicción de salto?. ROB. RS. BOB (Branch Order Buffer). RAT.

En un pipeline diversificado, ¿Qué implicación tiene que las unidades funcionales tengan distinta profundidad?. Todas las instrucciones tardan lo mismo. Se pierde paralelismo. Las latencias de ejecución son diferentes según la unidad. Se elimina la necesidad de scheduler.

¿Qué condición es necesaria para que una uOP sea despachada por el scheduler?. Que esté en el ROB. Que tenga todos sus operandos disponibles y la unidad funcional libre. Que haya sido predicha correctamente. Que esté en la caché L0.

En arquitecturas VLIW, ¿Qué problema principal se traslada del hardware al software?. Predicción de saltos. Gestión de memoria. Planificación del paralelismo. Ejecución de instrucciones.

¿Por qué la caché L0 de uOPs mejora el rendimiento en bucles?. Aumenta el tamaño de la caché L1. Evita accesos a memoria principal. Evita tener que decodificar repetidamente las mismas instrucciones. Reduce el número de registros.

¿Qué limita el número de uOPs que pueden emitirse por ciclo?. El tamaño de la caché. El número de puertos de emisión. El número de registros físicos. El número de saltos.

¿Cuál de las siguientes afirmaciones es CORRECTA?. RAW es una dependencia falsa. WAR es una dependencia verdadera. RAW no se puede eliminar con renombrado. WAW solo ocurre en ejecución en orden.

Si un procesador puede emitir 4 uOPs por ciclo pero solo tiene 2 puertos de ejecución disponibles, ¿Qué ocurre?. Se ejecutan 4 uOPs igualmente. Se ejecutan solo 2 uOPs por ciclo. Se bloquea el pipeline. Se duplican los puertos.

¿Qué ventaja clave tiene la ejecución fuera de orden frente a la ejecución en orden?. Reduce el tamaño del código. Elimina dependencias RAW. Aprovecha mejor las unidades funcionales. Reduce la latencia de memoria.

¿Cuál de estos elementos está directamente relacionado con la ejecución especulativa?. RAT. ROB. BPU. ALU.