Arquitectura de computadores

*En un procesador MIPS con un pipeline de cinco etapas, la actualización del contador de programa se realiza en la etapa de: a. Captación. b. Memoria. c. Ejecución. d. Decodificación.

*En un procesador MIPS con un pipeline de cinco etapas, la extensión de signo de los desplazamientos se realiza en la etapa de: a. Captación. b. Memoria. c. Ejecución. d. Decodificación.

*Un pipeline de profundidad N: a. Divide por N el ancho de banda necesario de la versión sin pipeline. d. Divide por N el throughput de la versión sin pipeline. c. Multiplica por N el throughput de la versión sin pipeline. b. Multiplica por N el ancho de banda necesario de la versión sin pipeline.

La efectividad aproximada del compilador para las bifurcaciones retrasadas con una ranura de retraso viene dada por el siguiente hecho: a.Rellena en torno al 80% de los slots de forma útil. b.Rellena en torno al 100% de los slots de forma útil. c.Rellena en torno al 50% de los slots de forma útil. d.Rellena en torno al 60% de los slots de forma útil.

*En un procesador MIPS con un pipeline de cinco etapas: a. La latencia ideal es de 5 ciclos y el throughput es de 1 instrucción ciclo. b. La latencia ideal de de 1 ciclo y el throughpu es de 5 instrucciones por ciclo. c. La latencia ideal es de 1 ciclo y el trhoughput es de 1 instrucción ciclo. d. La latencia ideal es de 5 ciclos y el throughput es de 5 instrucciones por ciclo.

*La predicción de bifurcaciones basada en perfil de ejecución: a. No requiere la recogida de estadísticas. b. Se basa en que cada bifurcación de un programa está fuertemente sesgada. c. Se utiliza habitualmente por la mayoría de los compiladores. d. No depende de la carga de trabajo concreta.

*La aproximación más simple, de forma general, ante un riesgo es: a. Predecir siempre los saltos a no-tomado. b. Detener el flujo de datos. c. Vaciar el pipeline. d. Detener el flujo de instrucciones.

*En el caso de una predicción de salto a tomado: a. El compilador puede poner la opción más frecuente como tomada e invertir la condición si es necesario. b. La predicción se resuelve en tiempo de ejecución. c. El compilador puede poner la opción más frecuente como no-tomada e invertir la condición si es necesario. d. El compilador no puede hacer nada.

*En el caso de una predicción de salto a no-tomado: a. El compilador no puede hacer nada. b. La predicción se resuelve en tiempo de ejecución. c. El compilador puede poner la opción más frecuente como no-tomada e invertir la condición si es necesario. d. El compilador puede poner la opción más frecuente como tomada e invertir la condición si es necesario.

*En un procesador VLIW(Very Large Instruction Word. a. Es muy complejo para el compilador encontrar paralelismo. b. La compatibilidad binaria no plantea problemas. c. Genera código ejecutable más compacto. d. La detección de riesgos se hace por hardware.

*Un riesgo de tipo RAW: a. Se conoce también como dependencia verdadera. b. No puede darse en un MIPS con pipeline de cinco etapas. c. Se conoce también como dependencia de salida. d. Se conoce también como anti-dependencia.

*Un riesgo de tipo WAR: a. Se conoce también como dependencia verdadera. b. No puede darse en un MIPS con pipeline de cinco etapas. c. Se conoce también como dependencia de salida. d. Se conoce también como anti-dependencia.

*Un riesgo de tipo WAW: a. Se conoce también como dependencia verdadera. b. No puede darse en un MIPS con pipeline de cinco etapas. c. Se conoce también como dependencia de salida. d. Se conoce también como anti-dependencia.

En un pipeline, la técnica del forwarding se utiliza para resolver: Seleccione una: a. Dependencias de control. b. Dependencias de datos de tipo WAW. c. Dependencia de datos de tipo WAR. d. Dependencias de datos de tipo RAW.

*El desenrollamiento de bucles: a. Disminuye el ILP disponible. b. No afecta a la tasa de fallos de la caché de instrucciones. c. Incrementa la ganancia con cada desenrollamiento adicional. d. Aumenta el ILP disponible.

En el desenrollamiento de bucles: a. Disminuye la longitud de bloque básico. b. Aumenta la longitud de bloque básico. c. Se pueden reutilizar los mismos registros para distintas réplicas. d. No es necesario realizar ningún ajuste al código de terminación.

En un predictor por turnos, la selección del predictor se realiza: a. Mediante una máquina de estados finitos. b. Usando un algoritmo round-robin. c. De forma alternativa. d. Mediante un contador con saturación.

*En un procesador superescalar especulativo: a. La emisión de instrucciones es especulativa. b. La planificación es dinámica con especulación. c. La ejecución especulativa es en orden. d. La detección de riesgos es especulativa.

*En un procesador superescalar estático: a. La emisión de instrucciones es estática. b. La detección de riesgos debe realizarse por el compilador. c. La planificación de instrucciones es dinámica. d. No hay ejecución fuera de orden.

*Se denomina bloque básico a: a. Una bloque de código que se puede invocar desde varios puntos del programa. b. Una secuencia de instrucciones sin saltos. c. Una secuencia de instrucciones en la que todos los saltos son incondicionales. d. Una secuencia de instrucciones que no incluye operaciones load/store.

*Un predictor con correlación (2,2) con 4K entradas requiere: a. 32 KB. b. 16 KB. c. 8 KB. d. 4 K.

*En el multi-hilo de grano fino. a. Se necesitan grandes conjuntos de registros virtuales. b. El procesador debe poder cambiar de hilo en cada ciclo de reloj. c. Se necesita una tabla de renombrado por hilo. d. No hace falta un cambio de contexto excesivamente rápido.

Señale que afirmación es cierta sobre el reorder buffer (ROB). a. Permite pasar el resultado de una instrucción a otra. b. No puede usarse con instrucciones de carga y almacenamiento. c. Permite reordenar valores del banco de registro con un criterio de reordenación definido por el programador. d. Escribe datos en destino real cuando una instrucción se finaliza.

Indique cuál de los siguiente no es un tipo de riesgo que puede producirse en un pipeline. a. Riesgo estructural. b. Riesgo de datos. c. Riesgo de control. d. Riesgo de dependencia.

Un procesador superescalar: a. Tiene siempre un IPC menor que la unidad. b. Es el que incorpora instrucciones vectoriales. c. Puede emitir más de una instrucción por ciclo. d. Tiene siempre un CPI mayor que la unidad.

Con la planificación dinámica: a. La etapa de decodificación se separa en dos etapas diferenciadas. b. Los únicos riesgos posibles son RAW. c. La ejecución siempre es en-orden. d. La finalización de las instrucciones debe ser en orden.

*La principal desventaja de la planificación dinámica de instrucciones es. a. El hardware necesario es más complejo. b. El código optimizado para un pipeline no ejecuta de forma eficiente en otro pipeline distinto. c. No gestiona las dependencias conocidas en tiempo de compilación. d. No puede tolerar retrasos no predecibles.

*En un pipeline,los riesgos estructurales: a. Se producen si no se separa la caché de instrucciones de datos. b. A veces no se pueden evitar. c. Son evitable,pero se encarece el hardware. c. Se producen debido a unidades funcionales totalmente segmentadas.

*Un predictor de saltos por turnos. a. Combina dos predictores globales. b. Alterna entre los estados tomado y no tomado. c. Combina un predictor local y un predictor global. d. Combina dos predictores locales.

*La ejecución especulativa de instrucciones: a. Requiere predicción dinámica y planificación dinámica. b. Es una técnica de planificación estática. c. Predice el código de operación de la siguiente instrucción antes de captarla. d. Es una técnica de predicción de instrucciones.

*En el multi-hilo de grano grueso: a. Se pueden ocultar detenciones cortas y largas. b. Se debe vaciar o congelar el pipeline. c. El procesador debe poder cambiar de hilo en cada ciclo de reloj. d. Hacen falta ROB (reorder buffer) separados.