CUESTIONARIO 2 TEMA 2

La detencion del cauce permite la resolución de cualquier riesgo que se pueda producir, tanto debidos a datos como a los estructurales y los de control. Verdadero. Falso.

Las instrucciones aritméticas en el MIPS permiten utilizar como operandos solamente registros. Verdadero. Falso.

Para el siguiente código ensamblador del MIPS: sub $2, $1, $4 add $3, $1, $3 or $3, $2, $4 sw $2, 50($4) marca todas las respuestas que consideres correctas. Hay 2 dependencias verdaderas. No hay anti dependencias. No hay dependencias verdaderas. No hay dependencias de salida. Hay 1 antidependencia. Hay 1 dependencia verdadera. Hay 1 dependencia de salida.

En el MIPS segmentado básico no es necesario un registro de segmentación entre las etapas de búsqueda de instrucción y decodificación de instrucción. Verdadero. Falso.

En el procesador MIPS todas las instrucciones que usan registros usan también la ALU. Verdadero. Falso.

En el procesador MIPS basico visto en clase, indica cual/es de las siguientes instrucciones necesitan usar la extension de signo. j. lw. addi. sub. beq.

La instrucción BEQ $5, $6, ETIQ se encuentra almacenada en memoria a partir de la dirección 8000 0774h. Si el campo etiq contiene el valor A212h ¿a que dirección se saltara en el caso de que se produzca el salto?. 7FFE 8FBCh. 7FFF 8FBCh. 8000 8FBCh. Ninguna de las anteriores.

En el procesador MIPS básico visto en clase indica cual/es de las siguientes instrucciones necesitan mas fases para ejecutarse. subi. add. lw. sw. beq.

Los riesgos debidos a anti dependencias. pueden producirse en el MIPS segmentado multiciclo. ninguna de las respuestas es valida (salvo esta). pueden producirse en el MIPS segmentado basico. pueden producirse en el MIPS si se permite la anticipación en el banco de registros. pueden producirse en cualquier versión del MIPS segmentado que hemos visto.

Considera una implementación monociclo de la arquitectura MIPS, donde el retardo de cada una de las etapas es: Acceso a la memoria de instrucciones 8 ns. Decodificación de instrucciones y acceso al banco de registros 3 ns. Ejecución 7 ns. Acceso a la memoria de datos 8 ns. Escritura en el banco de regstros 7 ns. Si segmentamos el procesador, calcula para un programa compuesto por un número enorme de instrucciones la aceleración obtenida cuando ejecutamos el programa sobre el procesador segmentado con respecto al procesador monociclo. Indica el resultado con dos dígitos decimales.

Para el siguiente código que se ejecuta en el procesador MIPS segmentado básico que hemos visto en clase, que incluye anticipación dentro del banco de registros, sub $2, $1, $4 add $3, $1, $4 or $5, $2, $4 sw $2, 50($4). Hay una dependencia verdadera. No hay dependencias verdaderas. Hay un riesgo RAW. No hay riesgo RAW. Hay dos riesgos RAW. Hay dos dependencias verdaderas.

Para el siguiente código que se ejecuta en un procesador MIPS segmentado que incluye todas las estrategias de anticipación para resolver riesgos de datos que hemos visto add $2, $1, $2 lw $3, 0($1) sub $2, $2, $1 sw $1, 0($4). Hay un único riesgo de datos. La anticipación en el banco de registros no resuelve riesgos. El cortocircuito M-E resuelve todos los riesgos que surjan. El cortocircuito M-M resuelve todos los riesgos que surjan. El cortocircuito E-E resuelve todos los riesgos que surjan.

Sea el programa "suma2” dado por el siguiente código MIPS: #1 sub $5, $0, $0 #2 suma: lw $10, 1000($20) #3 addi $20, $20, -4 #4 add $5, $5, $10 #5 bne $20, $0, suma.

Sea el programa "suma2” dado por el siguiente código MIPS: #1 sub $5, $0, $0 #2 suma: lw $10, 1000($20) #3 addi $20, $20, -4 #4 add $5, $5, $10 #5 bne $20, $0, suma Realiza una traza de ejecución del programa en un MIPS con hardware para la detección de riesgos, detención del cauce, con todos los caminos de anticipación posibles habilitados, resolución de saltos en la etapa ID y predicción dinámica de saltos de 1 bit, ilustrando los conflictos que se producen, así como la forma de resolverlos. Muestra en una tabla la primera, segunda y última iteración del código.