Cuestiones teóricas Memorias (Tema 11) - FEC
|
|
Título del Test:
![]() Cuestiones teóricas Memorias (Tema 11) - FEC Descripción: Preguntas que han caído en exámenes y sacadas de los boletines |



| Comentarios |
|---|
NO HAY REGISTROS |
|
¿Cuál de estas memorias es volátil?. NVRAM. EEPROM. SRAM. FLASH EPROM. Las necesidades de memoria de un sistema programable son las siguientes: a) una zona de 20k, b) una zona de 2k, c) una zona de 16k y d) una zona de 6k. Determinar el números de señales de dirección que debe tener el sistema. 14. 15. 16. 17. ¿Cuáles de las siguientes memorias permiten un borrado selectivo?. UVPROM. EEPROM. FLASH EPROM. Con 13 líneas de dirección, ¿cuántas posiciones de memoria se pueden direccionar?. 4k. 8k. 13k. 16k. ¿Qué memoria se puede programar una única vez?. EEPROM. OTPROM. SRAM. UVPROM. ¿Cuál es la principal ventaja de la memoria DRAM frente a la SRAM?. Mayor velocidad de acceso. No necesita refresco. Mayor densidad y menor coste por bit. ¿Qué tipo de acceso se utiliza en las memorias FIFO?. Aleatorio. Asociativo. Secuencial. ¿Qué tipo de memoria necesita un ciclo de refresco para no perder su contenido?. SRAM. DRAM. OTPROM. FIFO. Una capacidad de 1M equivale a 20 bits. Verdadero. Falso. El tiempo de memoria de acceso secuencial para realizar una lectura es constante. Verdadero. Falso. El tiempo de acceso en una NVRAM es más corto que en una EEPROM. Verdadero. Falso. La vida de una EEPROM está limitada únicamente por el número de operaciones de lectura. Verdadero. Falso. Una NVRAM con batería interna no necesita circuitería de detección de caída de la alimentación. Verdadero. Falso. En una LIFO con arquitectura basada en una SRAM y un puntero, la anchura de palabra está impuesta por el número de bits del puntero. Verdadero. Falso. En una LIFO con arquitectura basada en una SRAM y un puntero, la capacidad de la memoria depende del numero de bits del puntero. Verdadero. Falso. Las DRAM permiten una mayor integración que las SRAM. Verdadero. Falso. El retardo producido por una PROM depende de la función lógica implementada. Verdadero. Falso. Una OTPROM es totalmente reemplazable por una UVPROM que tenga la misma capacidad, esté organizada de igual forma y contenga el mismo programa. Verdadero. Falso. La memoria OTPROM es más barata que una UVPROM porque la OTPROM tiene encapsulado cerámico. Verdadero. Falso. Se necesita tener una información almacenada de forma permanente en un equipo. Se utilizará: UVPROM. EEPROMF. FLASH EPROM. Se necesita almacenar una gran cantidad de información en un equipo que puede cambiar de forma esporádica a lo largo de la vida del mismo. Se utilizará: UVPROM. EEPROMF. FLASH EPROM. Se necesita almacenar unos pocos datos que no se borren al desaparecer la alimentación del equipo y que pueden cambiar a lo largo de la vida del equipo, permaneciendo la memoria en el sistema. Se utilizará: UVPROM. EEPROMF. FLASH EPROM. ¿Por qué no se considera una EEPROM como una memoria de lectura/escritura (RAM) convencional, a pesar de que permite leer y escribir selectivamente palabra a palabra?. Porque los tiempos de escritura son órdenes de magnitud más lentos que los de lectura, y tiene un número limitado de ciclos de borrado/escritura antes de degradarse. Porque no es capaz de mantener la información almacenada cuando el sistema se queda sin alimentación eléctrica. Porque la lectura destruye la información almacenada en la celda y requiere un ciclo de refresco inmediatamente posterior. ¿Qué tipo de memoria se suele utilizar preferentemente como buffer de datos en sistemas de alto rendimiento debido a su velocidad?. SRAM. UVPROM. FLASH EPROM. DRAM. ¿Qué memoria se suele utilizar para transmitir datos entre sistemas que operan a distinta velocidad?. ROM. FIFO. DRAM. SRAM. ¿Qué señales en una DRAM realizan el papel de chip select?. La señal de lectura escritura. La activación de CAS y RAS. Los decodificadores internos. Se debe realizar un controlador para una DRAM. El tiempo máximo sin refresco de una celda es de 8 ms y tiene 512 filas. ¿Cómo seria más eficaz para el sistema que se realizara el refresco?. Cada 8 ms refrescar toda la memoria de una vez y esperar 8 ms hasta el nuevo refresco completo. Refrescar las filas a un intervalo de 15.6 μs. Se necesita equipar un sistema con una memoria RAM que tenga las siguientes características: a. Poca capacidad b. Rápidas c. El bus de direcciones del sistema está multiplexado d. El consumo no se contempla. SRAM. ROM. DRAM. Se tienen dos DRAM asociadas para aumentar la anchura de palabra. ¿Pueden refrescarse a la vez, o primero la fila de una y luego la de otra?. No pueden refrescarse a la vez porque provocaría un conflicto de colisión de datos en el bus común de lectura. Se deben refrescar de forma estrictamente secuencial. Deben refrescarse a la vez. Si se tienen dos bancos de memoria, ¿puede realizarse el refresco de los dos bancos a la vez, es decir una fila de un banco a la vez que la fila del otro?. Es muy desaconsejable. Realizar el refresco simultáneo de varios bancos independientes generaría un pico de consumo de corriente instantáneo. Sí, es obligatorio hacerlo a la vez para mantener los relojes de los decodificadores internos sincronizados. No, porque los buses de datos compartidos provocarían un cortocircuito eléctrico al activarse ambos bancos a la vez. |




