Desarrollo de preguntas

¿Cuál es la principal diferencia entre un circuito combinacional y uno secuencial?. El circuito combinacional usa transistores y el secuencial usa compuertas. El circuito secuencial tiene memoria interna; el combinacional no. El circuito combinacional solo trabaja con señales analógicas. No existe diferencia funcional entre ellos.

En un sumador completo, ¿qué expresión define la salida de Suma (S)?. S = A + B + Cin. S = A · B + Cin. S = A ⊕ B ⊕ Cin. S = A ↓ B.

¿Por qué se prefieren los circuitos secuenciales sincrónicos sobre los asíncronos en la industria?. Son más lentos pero más baratos de fabricar. Permiten utilizar cualquier frecuencia de reloj sin limitaciones. Facilitan el análisis de temporización y son más robustos ante variaciones de proceso. Solo funcionan con tensiones mayores de 5V.

¿Cuál es la ecuación característica del Flip-Flop JK?. Q(t+1) = J + K. Q(t+1) = J·Q'(t) + K'·Q(t). Q(t+1) = J ⊕ K ⊕ Q(t). Q(t+1) = J·K·Q(t).

¿Qué tipo de registro convierte datos en formato serial (como UART) al formato paralelo?. PIPO (Paralelo-In, Paralelo-Out). PISO (Paralelo-In, Serie-Out). SIPO (Serie-In, Paralelo-Out). Ring Counter.

En una FSM tipo Moore, ¿de qué dependen las salidas?. De las entradas actuales únicamente. Del estado actual y las entradas actuales. Solo del estado actual. Del historial de todas las entradas pasadas.

¿Cuántos flip-flops se necesitan para implementar una FSM con 8 estados usando codificación one-hot?. 3 flip-flops (log2 8 = 3). 4 flip-flops. 8 flip-flops (uno por estado). 16 flip-flops.

¿Cuál es la principal característica que diferencia a SystemVerilog de Verilog estándar?. SystemVerilog es más antiguo y fue creado por IEEE en 1980. SystemVerilog agrega características de verificación orientada a objetos y es un superset de Verilog. SystemVerilog solo puede usarse para simulación, no para síntesis. SystemVerilog no es compatible con herramientas de Xilinx ni Intel.

En la descripción HDL, ¿qué nivel de abstracción es el más adecuado para síntesis automática?. Nivel de sistema (System Level). Nivel RTL (Register Transfer Level). Nivel de compuertas (Gate Level). Nivel de transistores (Transistor Level).

¿Cuál es la ventaja principal del sumador Carry-Lookahead (CLA) sobre el Ripple Carry (RCA)?. El CLA ocupa menos área de silicio. El CLA calcula los acarreos simultáneamente con retardo O(log n), siendo más rápido. El CLA puede restar números, mientras el RCA solo suma. El CLA funciona con números de punto flotante y el RCA no.

¿Cuántos flip-flops necesita un contador Johnson para generar 10 estados únicos?. 5 flip-flops (ya que 2×5 = 10). 10 flip-flops (uno por estado). 4 flip-flops (log2 10 ≈ 3.3, redondea a 4). 3 flip-flops.

¿Cuál es la principal desventaja de los contadores asíncronos (ripple)?. No pueden contar en forma descendente. El retardo se acumula a través de la cadena de FFs, generando glitches transitorios. Requieren más flip-flops que los sincrónicos. No funcionan con flip-flops tipo D.

¿Qué representa exactamente un Bloque ASM en un diagrama de Máquina de Estado Algorítmico?. Un estado con todas sus transiciones posibles en el diagrama completo. Una caja de decisión más todas sus ramas hasta el siguiente estado. Una caja de estado más todas las cajas de decisión y salida condicional que le siguen, completando un ciclo de reloj. La descripción completa de toda la FSM en una sola figura.

¿En qué se diferencia la salida en una caja de estado ASM de la salida en una caja condicional?. La caja de estado tiene salidas Mealy (dependen de la entrada) y la caja condicional tiene salidas Moore. La caja de estado tiene salidas Moore (activas en el estado) y la caja condicional tiene salidas Mealy (activas según condición). Ambas tienen el mismo tipo de salida, solo cambia la forma gráfica. Las cajas de estado no tienen salidas, solo las cajas condicionales.

¿En qué se diferencia principalmente un diagrama ASM de un Flowchart (diagrama de flujo) tradicional?. No existe diferencia, son términos intercambiables en ingeniería digital. El Flowchart utiliza rombos para los estados y el ASM utiliza rectángulos. El ASM define explícitamente el tiempo por bloque (un ciclo de reloj), mientras que el Flowchart no define una métrica temporal. El Flowchart es para hardware y el ASM es para software.

¿Por qué el sumador de acarreo anticipado (Carry-Lookahead Adder - CLA) es superior al sumador de acarreo en cascada (Ripple Carry - RCA) en procesadores de alto rendimiento?. Porque calcula todos los acarreos simultáneamente en tiempo O(log n), evitando el retardo lineal del acarreo. Porque utiliza menos compuertas lógicas y ocupa menor área. Porque es el único sumador que puede implementarse en una ROM. Porque permite sumar números decimales directamente sin conversión binaria.

¿Cuál es el riesgo principal asociado a las Máquinas de Mealy debido a la dependencia directa de la salida respecto a las entradas?. Aumento excesivo en el número de flip-flops necesarios. Imposibilidad de ser descritas mediante lenguajes de descripción de hardware. Generación de glitches transitorios u oscilaciones asíncronas en las salidas. Necesidad de operar a frecuencias de reloj inferiores a 1 MHz.

¿Qué describe la instrucción "always @(posedge clk)" en un lenguaje de descripción de hardware como Verilog?. Un bloque de lógica combinacional pura sin memoria. Un comportamiento secuencial donde las asignaciones ocurren en el flanco de subida del reloj, infiriendo flip-flops. El inicio de la definición de una memoria ROM de acceso aleatorio. d. Una señal de advertencia para el compilador sobre errores de sintaxis.

¿Qué componente de un sistema secuencial sincrónico es el responsable de almacenar el estado actual y es el único que cambia sincronizado con el reloj?. Unidades Aritmético-Lógicas (ALU). Lógica combinacional de próximo estado. Registro de estado compuesto por flip-flops. Lógica combinacional de salida.

Un registro de desplazamiento de "n" bits conectado en configuración de anillo (Ring Counter) con una carga inicial de un solo '1', ¿cuántos estados únicos genera?. 2n estados. n-1 estados. n estados. 2^n estados.

¿Cuál es la función del bloque de detección en un contador BCD (Módulo-10)?. Multiplicar la frecuencia de reloj por diez. Detectar el estado 1111 para realizar una carga paralela. Detectar el estado 1010 (decimal 10) para forzar un reset sincrónico al estado 0000. Invertir la secuencia de conteo de ascendente a descendente.

En el diseño de una Unidad Aritmético-Lógica (ALU) simple, ¿cómo se selecciona la operación específica (AND, OR, SUMA) a realizar?. Utilizando un contador Johnson para iterar sobre todas las funciones. La ALU realiza todas las operaciones al mismo tiempo y la memoria RAM elige cuál guardar. Cambiando físicamente las conexiones del circuito durante la ejecución. Mediante señales de control conectadas a multiplexores que canalizan el resultado de la operación deseada.

¿Qué propiedad de las memorias ROM las hace capaces de implementar cualquier función booleana combinacional de "n" variables?. Su capacidad de refresco periódico mediante capacitores. El uso de flip-flops tipo JK para cada bit almacenado. Su estructura de tabla de búsqueda (LUT) que puede almacenar la tabla de verdad completa de la función. Su volatilidad y rapidez de acceso.

¿Cuál es la principal ventaja técnica de los circuitos secuenciales sincrónicos frente a los asíncronos en la industria moderna?. Su robustez y predictibilidad ante variaciones de fabricación, temperatura y voltaje facilitada por herramientas de análisis estático de tiempos. Son significativamente más rápidos debido a que no usan flip-flops. Requieren un menor número de transistores para implementar funciones de memoria complejas. Eliminan por completo la necesidad de utilizar lenguajes de descripción de hardware (HDL).

¿Qué elemento de la macrocelda de un SPLD permite implementar lógica secuencial como máquinas de estado o contadores?. El multiplexor de selección de función. El buffer de tercer estado (3-state). El plano de términos producto fijos. El Flip-flop (D/T/JK/SR).

¿Qué diferencia conceptual existe entre la densidad lógica de un SPLD y una FPGA moderna?. La densidad no es una característica relevante en la comparación de estos dispositivos. El SPLD tiene mayor densidad al basarse en planos AND-OR. La FPGA tiene una densidad órdenes de magnitud superior, superando las 100,000 puertas equivalentes. Ambos tienen la misma densidad, pero la FPGA consume menos potencia.

¿Qué componente se considera el "corazón computacional" de una FPGA moderna?. El procesador embebido RISC-V. La Look-Up Table (LUT). El bloque de gestión de reloj (CMT). La memoria caché de nivel 1.

Si un diseño requiere un arranque instantáneo y no posee memoria externa para configuración, ¿cuál sería la elección arquitectónica más adecuada?. Un procesador de propósito general con arquitectura Harvard. Un CPLD basado en FLASH (ej. Intel MAX 10). Una FPGA basada en SRAM de alta densidad (ej. UltraScale+). Una matriz de compuertas discreta basada en tecnología SSI.

¿Cuál es la configuración de planos lógicos que define técnicamente a una Matriz Lógica Programable (PLA)?. Plano AND fijo y plano OR programable. Plano AND programable y plano OR fijo. Plano AND fijo y plano OR fijo. Tanto el plano AND como el plano OR son programables de forma independiente.

¿Cuál es la función técnica de un bloque de E/S (I/O Block) en un CPLD moderno?. Servir de interfaz con control de slew rate, resistencias pull-up/down y compatibilidad de voltajes. Almacenar la tabla de verdad de la función lógica principal. Realizar la síntesis lógica de las funciones booleanas de entrada. Minimizar los términos producto compartidos mediante el algoritmo ESPRESSO.

Físicamente, ¿cómo implementa una LUT de "k" entradas una función booleana?. Mediante una red de transistores que conmutan físicamente para formar compuertas AND. A través de una matriz de fusibles que se queman permanentemente durante la síntesis. Utilizando una serie de condensadores que almacenan el nivel de voltaje de la salida. Como una memoria SRAM de 2^k posiciones que almacena la tabla de verdad de la función.

¿Cuál es la función del "bitstream" en el contexto de las FPGAs?. Es el archivo de configuración que define la funcionalidad lógica y las conexiones del dispositivo. Es un protocolo de comunicación para transferir datos entre la FPGA y una GPU. Es un lenguaje de programación de alto nivel similar a C++. Es una herramienta de simulación para verificar el comportamiento temporal del circuito.

¿Cuál fue el principal inconveniente del diseño digital en las décadas de 1960 y 1970 que impulsó el desarrollo de los PLD?. La incapacidad de las compuertas lógicas para operar a frecuencias superiores a 1 MHz. El excesivo consumo de potencia de los dispositivos basados en tecnología bipolar. La dependencia estricta del catálogo de fabricantes y el alto costo de rediseñar circuitos impresos. La falta de herramientas de software para la simulación lógica.

¿Cuál es la etapa del flujo de diseño FPGA que tiene el mayor impacto en el retardo final de las rutas críticas?. El Enrutamiento (Routing). El Análisis Temporal Estático (STA). La especificación RTL. La Síntesis Lógica.

¿Cuál es una fortaleza clave del IDE "MPLAB X" de Microchip?. Está diseñado exclusivamente para programar dispositivos Apple con chip M1. No permite la depuración de hardware, solo funciona como editor de texto. Es el entorno oficial y completo para microcontroladores PIC y AVR. Es una herramienta de pago muy costosa utilizada solo en investigación espacial.

En el contexto de la programación de microprocesadores, ¿qué es un "Cross-compiler" o compilador cruzado?. Un depurador que cruza datos entre el registro de instrucción y la memoria caché. Un software que traduce código de Python a C de forma automática para optimizar recursos. Un compilador que se ejecuta en una arquitectura (host) pero genera código para otra distinta (target). Una herramienta que permite compilar código fuente en múltiples lenguajes de alto nivel a la vez.

¿Para qué se utiliza la Unidad de Predicción de Saltos en procesadores modernos?. Para intentar adivinar el camino de una instrucción condicional y mantener lleno el pipeline. Para encriptar los datos que viajan a través del bus de control compartido. Para corregir errores en la unidad de coma flotante descubiertos en los años 90. Para evitar que el microprocesador se sobrecaliente durante operaciones intensas.

¿Qué hito técnico introdujo el procesador Intel 8086 en 1978?. Fue diseñado específicamente para la calculadora japonesa Busicom. Originó la arquitectura x86, cuya base sigue vigente en la computación personal actual. Fue el primer procesador de 32 bits con unidad de punto flotante integrada. Implementó por primera vez la tecnología de 5 nanómetros de TSMC.

¿Cuál es la función del Registro de Estado o Flags?. Indicar condiciones como acarreo (Carry), cero (Zero) o desbordamiento tras una operación. Almacenar el código de operación (opcode) de la instrucción actual. Gestionar la comunicación inalámbrica en microcontroladores tipo IoT. Mantener una copia de seguridad de todos los registros de propósito general.

¿Qué herramienta de software se utiliza para automatizar el testing de firmware mediante emulación de plataforma completa?. Arduino IDE. Microsoft Word. Tinkercad Circuits. Renode Framework.

¿Qué representa la Arquitectura de Conjunto de Instrucciones (ISA) en la relación hardware-software?. Un contrato o interfaz que define qué puede hacer el procesador y cómo el software debe interactuar con él. Un sistema operativo de tiempo real utilizado en sistemas embebidos críticos. El proceso físico de fabricación de transistores en un nodo de 3 nanómetros. Una herramienta de depuración física conectada mediante JTAG.

¿Cuál es la relevancia técnica del Intel 4004 lanzado en 1971 dentro de la evolución histórica?. Fue el primer microprocesador de 8 bits con arquitectura Harvard. Introdujo por primera vez el modo protegido y la multitarea real. Fue el primer microprocesador comercial de la historia, con 2.300 transistores. Marcó el inicio de la arquitectura RISC en dispositivos móviles.

¿Qué significan las siglas ALU en el contexto del procesador?. Arithmetic Logic Unit (Unidad Aritmético-Lógica). Automated Loading Universal. Array Line Upgrade. Advanced Logic Utility.

¿Qué ventaja operativa ofrece la interfaz SWD (Serial Wire Debug) frente al estándar JTAG?. Permite velocidades de transferencia superiores a los 100 GHz en tiempo real. Requiere únicamente 2 señales (SWDIO y SWDCLK), optimizando el uso de pines en el PCB. Es compatible únicamente con procesadores de 8 bits de la familia Intel 8080. Elimina la necesidad de utilizar un compilador cruzado durante el desarrollo.

¿Cuál fue el primer microprocesador comercial de la historia y en qué año se lanzó?. Intel 8080 – 1974. Intel 4004 – 1971. Motorola 6800 – 1974. Zilog Z80 – 1976.

¿Cuál es la principal diferencia entre la arquitectura Von Neumann y la arquitectura Harvard?. Von Neumann usa registros de 64 bits; Harvard usa de 32 bits. Von Neumann comparte memoria para datos e instrucciones; Harvard las mantiene separadas. Harvard es más antigua que Von Neumann. Von Neumann solo se usa en microcontroladores.

¿Qué ventaja principal ofrece la arquitectura RISC sobre CISC?. Mayor número de instrucciones disponibles. Instrucciones de longitud variable para mayor compactación. Pipeline más eficiente gracias a instrucciones de longitud fija y simplicidad. Acceso directo a memoria en cualquier instrucción.

¿Qué componente del microprocesador contiene la dirección de la siguiente instrucción a ejecutar?. Registro de Instrucción (IR). ALU. Contador de Programa (PC). MMU.

La Ley de Moore establece que el número de transistores en un chip: Se triplica cada año. Se duplica aproximadamente cada dos años. Disminuye por miniaturización. Permanece constante en cada generación.

¿Cuál es la diferencia fundamental entre un simulador y un emulador de microprocesadores?. El simulador es más rápido que el emulador. El simulador modela el comportamiento funcional sin ejecutar el binario real; el emulador reproduce el hardware a nivel de instrucción ejecutando el binario real. Un emulador solo funciona con ARM; un simulador funciona con todas las arquitecturas. No hay diferencia significativa entre ambos.

¿Qué ventaja ofrece SWD (Serial Wire Debug) sobre JTAG en sistemas embebidos ARM?. Mayor velocidad de depuración. Requiere solo 2 señales (SWDIO y SWDCLK) en lugar de 4-5 señales JTAG, reduciendo pines necesarios. SWD es compatible con más arquitecturas que JTAG. SWD es un estándar más antiguo y por tanto más probado.

Para programar microcontroladores PIC de Microchip, ¿cuál es el IDE oficial recomendado?. Arduino IDE. STM32CubeIDE. MPLAB X IDE. Keil MDK.

¿Qué es un cross-compiler (compilador cruzado) en el contexto de sistemas embebidos?. Un compilador que puede compilar varios lenguajes simultáneamente. Un compilador que genera código ejecutable para una arquitectura diferente a la de la máquina donde se ejecuta. Un compilador que optimiza código para múltiples núcleos. Un compilador que convierte código Python a C automáticamente.

¿Cuál de las siguientes herramientas es un framework de software libre para testing automatizado de firmware mediante emulación de plataforma?. Proteus. Tinkercad. Renode Framework. MPLAB X IDE.