ED 2014-2015-2016

El empleo del complemento permite restar dos cantidades realizando la suma de las mismas. V. F.

La suma lógica y aritmética dan siempre el mismo resultado. V. F.

La resta lógica y la aritmética a veces coinciden. V. F.

El método de la distancia siempre permite detectar y corregir errores. V. F.

El formato de representación de coma fija se utiliza únicamente para representar números enteros. V. F.

El margen de transición en la entrada de una puerta lógica es el rango de tensiones comprendido entre VILmax y VIHmin. V. F.

Un "0" lógico corresponde siempre a 0V. V. F.

El fan-out de una puerta lógica indica el número mínimo de puertas que se pueden conectar a la salida de ella. V. F.

La disipación de potencia es una característica dinámica de una puerta lógica. V. F.

El tiempo de propagación es una característica estática de una puerta lógica. V. F.

La velocidad de propagación y la disipación de potencia son factores indicadores de la calidad de una familia lógica. V. F.

El mintérmino se conoce también como producto canónico. V. F.

La simplificación mediante el método de Karnaugh se basa en las adyacencias. V. F.

La puerta lógica AND forma un conjunto funcionalmente completo. V. F.

El semisumador binario realiza la suma lógica de 2 bits y da como salida 2 bits: suma y acarreo. V. F.

El decodificador binario es un dispositivo combinacional con n entradas y 2n salidas, de las que únicamente se activa una en cada instante. V. F.

El decodificador BCD a 7 segmentos es un dispositivo combinacional que tiene 4 entradas y 7 salidas. V. F.

Un multiplexor con 2 entradas de control implementa cualquier función lógica de hasta 3 variables de entrada. V. F.

Un demultiplexor es un convertidor paralelo-serie. V. F.

En un biestable las entradas síncronas siempre tienen prioridad frente a las asíncronas. V. F.

La tecnología CMOS tiene una disipación de potencia más baja que la tecnología TTL. V. F.

Las características dinámicas de una familia lógica, afectan al régimen permanente de funcionamiento de los circuitos (las entradas permanecen en un valor estable). V. F.

Una posible definición de la característica Inmunidad al ruido en una familias lógicas es: capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida. V. F.

La expresión algebraica (A+B) (A+C) = A+BC. V. F.

El empleo del complemento permite implementar la operación resta realizando una suma. V. F.

Un registro de desplazamiento, es un circuito de memoria temporal con capacidad limitada. V. F.

La suma aritmética de dos bits coincide con la tabla de verdad de una puerta OR de dos entradas. V. F.

Un multiplexor puede funcionar como un selector de datos. V. F.

Un sumador completo es un dispositivo secuencial que tiene 3 entradas y 2 salidas. V. F.

Los símbolos “1” y “0” lógicos pueden usarse para ser asignados a niveles de tensión de 5V y 0V, respectivamente, utilizando lógica negativa. V. F.

Empleando únicamente dos puertas NAND de dos entradas se puede implementar una puerta OR de 2 entradas. V. F.

Cada cuadrado o celda del mapa de Karnaugh de n variables tiene n+1 cuadrados adyacentes. V. F.

El número de biestables (n) a utilizar en el diseño de un contador cuyo módulo (N) no es potencia de dos, se obtiene según la fórmula: 2n-1 < N < 2n. V. F.

En un registro de desplazamiento entrada serie/salida serie se requieren 8 pulsos de reloj para introducir un byte de datos. V. F.

En un biestable con entradas asíncronas activas a nivel alto, si PR = 1 y CL = 0, ocurre que Q = 1. V. F.

Cualquier biestable se puede implementar empleando únicamente puertas lógicas. V. F.

Un flip-flop J-K con J=1 y K=1 tiene una entrada de reloj de 10 KHz. La salida Q es una señal cuadrada de 20 KHz. V. F.

En un biestable R-S, las señales de entrada síncronas son: la señal R, S y el reloj. V. F.

En un mapa de Karnaugh de 4 variables, resulta un término suma de dos variables, por la simplificación de un grupo de 4 celdas con valor “1” (uno). V. F.

1. En un circuito secuencial las salidas en un determinado instante dependen de los valores de las entradas en ese instante y del valor presente en la salida en el instante anterior. V. F.

La técnica de la doble paridad sólo permite detectar errores. V. F.

La técnica de la doble paridad sólo permite detectar errores. V. F.

Se puede obtener un contador de módulo 2 con un biestable J-K con las entradas J y K puestas a 1. V. F.

El producto lógico de 2 bits coincide con la tabla de verdad de una puerta AND de 2 entradas. V. F.

La memoria del sistema constituye un bloque en la arquitectura de Von Ne mann. V. F.

Cualquier resta de números naturales se puede realizar empleando el complemento a 1 ó a 2. V. F.

Los biestables R-S son siempre síncronos. V. F.

El formato de coma fija sólo permite representar números enteros. V. F.

El biestable T se puede formar a partir de biestable J-K con sus entradas J=1 y K=1. V. F.

Un decodificador BCD-decimal posee cuatro entradas y dieci éis salidas. V. F.

La función F=A’+BC se puede implementar mediante un multiplexor de 2 entradas de datos. V. F.

Utilizando lógica positiva, la salida de una puerta XOR de 2 entradas hay un “1” cuando las 2 entradas son iguales. V. F.

Un semisumador se construye con una puerta AND y una XOR, ambas de dos entradas. V. F.

La máquina de Von Neumann se basa en los siguientes bloques funcionales; unidad aritmético-lógica, unidad de control, memoria y unidades de entrada y salida. V. F.

El sumador completo es un circuito capaz de sumar tres dígitos binarios del mismo peso. V. F.

Un código con distancia “d” puede detectar hasta d-1 errores. V. F.

La expresión A B + B’ = A + B’ es verdadera. V. F.

Los biestables RS asíncronos pueden construirse tanto con puertas NAND omo con OR. V. F.

Una multiplicación aritmética con operandos de 2 bits se implementa empleando únicamente mediante puertas AND. V. F.

La tabla de verdad especifica completamente el comportamie to de una función lógica. V. F.

La característica Fan-out de una puerta lógica junto con la disipación de potencia se convierten en los factores determinantes de la calidad de una familia lógica y se expresa en pJ (picoJulios). V. F.

La disipación de potencia media de una puerta lógica se calcula efectuando la media aritmética del consumo a nivel “1” y el consumo a nivel “0”. V. F.

El BCD es un sistema de numeración simétrico. V. F.

El empleo del complemento (C1 ó C2) permite implementar la operación resta realizando una suma. V. F.

Un código binario con distancia igual a 4 es capaz de corregir dos errores. V. F.

Se puede implementar la función XOR utilizando exclusivamente puertas NOR. V. F.

Cualquier expresión booleana se puede implementar con puertas AND, OR y NOT. V. F.

La frecuencia máxima de trabajo de un contador síncrono, es la inversa de la suma de los tiempos de retardo o propagación de los biestables que forman el contador. V. F.

En un registro de desplazamiento entrada serie/salida serie se requieren 8 pulsos de reloj para introducir un byte de datos. V. F.

Un biestable J-K con sus entradas J=1 y K=1, tiene una señal de reloj de 10 kHz. La salida Q es una señal cuadrada de 10 kHz de frecuencia. V. F.

Uno de los elementos o bloques que forma un microprocesador son los dispositivos llamados periféricos. V. F.

El número mínimo de buses de un sistema microprocesador es dos. V. F.

El microprocesador 8085 es de 16 bits. V. F.

Generalmente la celda de almacenamiento en una memoria dinámica DRAM es un condensador. V. F.

El SBN es un sistema de numeración posicional. V. F.

A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 8 variables como máximo. V. F.

En un mapa de Karnaugh, el agrupar “1” (unos) da lugar a términos en forma de suma de productos. V. F.

Cualquier biestable se puede implementar empleando únicamente puertas lógicas. V. F.

Si a = 15 y b = 7, empleando complemento a uno para realizar la resta en un formato de 8 bits, el resultado de efectuar a - b es 11110111. V. F.

Las memorias EEPROM sólo pueden grabarse una vez. V. F.

Un contador asíncrono no tiene ninguna entrada que no sea asíncrona. V. F.

Las memorias RAM dinámicas son más rápidas que las estáticas. V. F.

El empleo de complemento (C1 ó C2) permite implementar la operación suma realizando una resta. V. F.

El biestable RS tiene un estado no deseado. V. F.

El bit de paridad par y el bit de paridad impar de una misma información son siempre opuestos. V. F.

El Hexadecimal es un sistema de numeración posicional. V. F.

El código ASCII estándar es un código de 7 bits. V. F.

La relación existente entre las entradas de control (c) y datos (d) de un multiplexor es d = 2c. V. F.

Un circuito secuencial síncrono con 18 estados puede implementarse a partir de 4 biestables J-K. V. F.

El método de detección de errores basado en la distancia permite siempre detectar y corregir errores. V. F.

Las entradas síncronas de un biestable son prioritarias a las asíncronas. V. F.

El multiplexor es un dispositivo programable. V. F.

La puerta OR implementa la función suma lógica. V. F.

Un biestable T es un dispositivo secuencial. V. F.

Un multiplexor puede servir para la conversión paralelo-serie de datos. V. F.

La tecnología CMOS utiliza óxido como aislante entre las uniones semiconductoras. V. F.

La puerta AND de dos entradas implementa la función producto aritmético de dos bits. V. F.