ED 2017-2018-2019

El formato IEEE 754 permite representar valores numéricos y también caracteres alfanuméricos. V. F.

El BCD Aiken emplea para representar cada dígito 1 nibble. V. F.

Un bit tiene dos nibbles. V. F.

El formato ASCII de 7 bits es un formato de representación alfanumérica de la información. V. F.

El uP 8085 tiene el bus de datos y de direcciones multiplexado. V. F.

La disipación de potencia es una característica estática de una puerta lógica. V. F.

Los circuitos TTL pueden alimentarse y funcionar normalmente con una tensión de 15 VCC. V. F.

En mayor o menor medida, todos los circuitos tienen un tiempo de propagación mayor que 0 segundos. V. F.

La simplificación por el método de Karnaugh siempre genera la expresión más reducida de una función. V. F.

La suma lógica y aritmética dan siempre el mismo resultado. V. F.

Con un MUX de 3 entradas de control podemos implementar una puerta XOR de 4 entradas. V. F.

El diagrama de estados define el comportamiento de un sistema secuencial. V. F.

Utilizando únicamente puertas XOR se puede implementar cualquier función lógica. V. F.

El biestable T por su configuración es siempre síncrono. V. F.

El biestable T se construye a partir de un J-K con las entradas J y K unidas entre sí. V. F.

En un biestable D con D = Q, la única forma de cambiar el valor de Q es mediante el empleo de las entradas asíncronas. V. F.

En un biestable JK con ambas entradas conectadas entre sí, en la salida obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj. V. F.

Los biestables son dispositivos combinacionales y se pueden implementar mediante dispositivos secuenciales. V. F.

Una puerta lógica en determinadas condiciones se convierte en un dispositivo secuencial y se comporta como tal. V. F.

La arquitectura Harvard emplea la misma memoria para programa y datos. V. F.

Un biestable es el dispositivo encargado de almacenar un bit y de mantener dicho valor hasta que sea sustituido por otro. V. F.

El producto aritmético y el lógico de dos variables binarias de un bit da siempre idéntico resultado. V. F.

La resta aritmética y la lógica de dos variables binarias de un bit da siempre idéntico resultado. V. F.

En lógica negativa un ‘1’ lógico se puede representar con una tensión de 0V. V. F.

En un contador asíncrono, las entradas de reloj no actúan simultáneamente sino secuencialmente. V. F.

A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 8 variables como mínimo. V. F.

La técnica de la doble paridad sólo permite detectar errores. V. F.

El biestable T se puede formar a partir de biestable J-K con sus entradas J=1 y K=1. V. F.

Se puede obtener un multiplexor con 8 entradas de datos, mediante dos multiplexores de 4 entradas cada uno y un multiplexor de 2 entradas. V. F.

Una memoria ROM, con n entradas de direcciones (bus de direcciones), m salida de datos, dispondrá de (m x 2n ) celdas. V. F.

Un biestable J-K activo por nivel, con sus entradas: J=K=1, CLK=1, y PR’=CL’ =1. Dicho biestable presenta una señal oscilante en su salida Q, igual a 1, 0, 1, 0,... V. F.

Existe una relación inversamente proporcional entre la frecuencia de trabajo y el tiempo de retardo de un biestable. V. F.

Se puede obtener un demultiplexor con 8 salidas de datos, mediante 1 demultiplexor de 2 salidas y 2 demultiplexores de 4 salidas cada uno. V. F.

En un codificador sin prioridad al excitarse varias entrada a la vez, las salidas del mismo corresponden a la entrada de mayor valor decimal. V. F.

En un biestable asíncrono, su salida sólo se verá afecta por las variaciones de la entrada producidas durante el nivel o flanco activo de la señal de reloj que lo gobierna. V. F.

En el código BCD natural, cada dígito del sistema decimal se codifica utilizando cuatro bits del sistema binario. V. F.

La unidad aritmético lógica (ALU) 74181 maneja operandos de 4 bits. V. F.

La tabla de verdad de un biestable J-K maestro-seguidor disparado por flanco, es la misma, que la de un biestable J-K disparado por nivel. V. F.

Un sumador completo es un circuito secuencial con tres entradas y dos salidas. V. F.

Se puede considerar una puerta XOR de cualquier número de entradas como un generador de paridad par. V. F.

Con un MUX de 3 entradas de control podemos implementar una puerta XOR de 4 entradas. V. F.

En un biestable con las entradas J y K conectadas a "1" y las entradas asíncronas inactivas, la salida dependerá del valor en el instante anterior. V. F.

El formato signo-magnitud permite representar números enteros reales dentro de su rango, pero solamente si son positivos. V. F.

El formato IEEE 754 permite representar valores numéricos y también caracteres alfanuméricos. V. F.

El código ASCII tiene distintas representaciones para el carácter "5" y para el valor numérico 5. V. F.

Los biestables son dispositivos combinacionales y se pueden implementar mediante dispositivos secuenciales. V. F.

Un circuito contador asíncrono no tiene entrada/s asíncrona/s. V. F.

Un MUX de 3 entradas de control permite implementar un conversor de BCD a decimal. V. F.

El margen de ruido determina la inmunidad al ruido de una puerta lógica. V. F.

El fan-out determina el mínimo número de puertas que se pueden conectar a la salida de una puerta lógica. V. F.

La disipación de potencia de la familia lógica con tecnología TTL es menor que en la familia lógica con tecnología CMOS. V. F.

En un mapa de Karnaugh de 4 variables se obtiene un término suma de dos variables al simplificar un grupo de 4 celdas con valor “1”. V. F.

En lógica negativa una tensión de 0V puede representar un ‘1’ lógico. V. F.

El biestable T se puede formar a partir de un biestable J - K con sus entradas J = 1 y K = 1. V. F.

Las entradas asíncronas en los biestables afectan a las salidas cuando se activa la señal de reloj. V. F.

Si un decodificador de 4 líneas a 16 líneas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1100. V. F.

Un biestable D se obtiene a partir de un biestable J-K uniendo sus entradas. V. F.

Todas las puertas NAND pueden trabajar con lógica negativa. V. F.

En un contador de módulo 8, la frecuencia de la señal de salida QLSB del biestable de menor peso, es ¼ de la frecuencia de la señal de reloj de dicho contador. V. F.

La frecuencia máxima de trabajo de un contador síncrono de módulo 16, es mayor, que la de un contador asíncrono con igual módulo y la misma tecnología. V. F.

En un registro de desplazamiento de n bits, entrada serie-salida serie, se necesitan (n-1) pulsos de la señal de reloj, para almacenar una palabra de n bits en el registro. V. F.

La expresión algebraica (A)´(A+B) = AB. V. F.

Los niveles lógicos TTL “0” y “1” no siempre corresponden a los niveles de tensión de 0V y 5V, respectivamente. V. F.

Fan-out de una puerta lógica representa el número máximo de entradas de la misma tecnología que dicha puerta lógica puede excitar. V. F.

Los biestables RS asíncronos con puertas NAND, tienen la misma tabla de verdad, que los biestables RS asíncronos con puertas NOR. V. F.

El código BCD-exceso 3 es un código simétrico. V. F.

Las características de una familia lógica: tiempo de propagación y disipación de potencia, corresponden a las características dinámicas de operación. V. F.

La expresión algebraica (A)’+A B = A+B. V. F.

La suma aritmética y la lógica de dos variables binarias de un bit da siempre idéntico resultado. V. F.

En la Unidad Aritmético Lógica (ALU) cuando se realiza una operación aritmética el acarreo de salida vale siempre “0”. V. F.

Un semisumador se construye con una puerta AND y una XOR, ambas de dos entradas. V. F.

Un multiplexor es un selector de datos equivalente a un conmutador de N entradas y una salida. V. F.

Un circuito síncrono tiene que ser activo necesariamente por flanco de subida o por flanco de bajada. V. F.

Un biestable D con la entrada conectada a Q funciona como un divisor por 2. V. F.

Se puede obtener un contador de módulo 2 con un biestable JK con ambas entradas J y K conectadas a “1”. V. F.

El formato IEEE754 permite representar números normalizados y denormalizados. V. F.

Las características de una familia lógica: tiempo de propagación y disipación de potencia, corresponden a las características dinámicas de operación. V. F.

Cualquier número representado en el sistema binario, puede ser representado en código Gray. V. F.

La expresión algebraica A (A´+B)=AB. V. F.

Un multiplexor de 3 entradas de control, puede ser implementado con 2 multiplexores de 2 entradas de control y 1 multiplexor de 1 entrada de control. V. F.

Si conectamos una puerta lógica NOT a cada una de las entradas de una puerta AND, obtenemos una puerta lógica NOR. V. F.

El formato complemento a 2 (C2) tiene un rango de representación mayor que el formato complemento a 1 (C1), para un mismo número de bits. V. F.

Un demultiplexor de 3 entradas de control, puede ser implementado con 2 demultiplexores de 2 entradas de control y 1demultiplexor de 1 entrada de control. V. F.

Se puede obtener un contador de módulo 2 con un biestable JK con ambas entradas J y K conectadas a “1”. V. F.

En un contador Johnson implementado con biestables D, la salida Q del último biestable se conecta a la entrada D del primer biestable. V. F.

Para la implementación de un contador en anillo de módulo 10, son necesarios 5 biestables. V. F.

Un registro de desplazamiento de 8 bits con entrada serie y con una frecuencia de la señal de reloj de 1KHz, se necesitan 8 periodos de la señal de reloj para cargar un dato de un byte en el registro. V. F.

Los símbolos “1” y “0” lógicos pueden usarse para ser asignados a niveles de tensión de 5 V y 0V, respectivamente, utilizando lógica negativa. V. F.

La frecuencia máxima de funcionamiento de una puerta lógica depende de su tiempo de retardo o propagación. V. F.

El empleo del complemento (C1 ó C2) permite implementar la operación suma realizando una resta. V. F.

Si un decodificador de 4 líneas a 16 líneas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1101. V. F.

Un biestable D con la entrada D conectada a la salida Q funciona como un divisor por 2. V. F.

Un contador asíncrono difiere de un contador síncrono en el modo de sincronización con la señal de reloj. V. F.

Los terminales de E/S de datos de una memoria RAM son unidireccionales, para reducir el número de terminales del circuito integrado. V. F.

En un decodificador BCD a 7 segmentos, cuyo valor en sus entradas es 1001. Las salidas activas serán a, b, c, f y g. V. F.

En un registro de desplazamiento entrada serie/salida serie se requieren 8 pulsos de reloj para introducir un byte de datos. V. F.

Se puede considerar una puerta XNOR de cualquier número de entradas como un generador de paridad par. V. F.

Con un MUX de 3 entradas de control podemos implementar una puerta XNOR de 4 entradas. V. F.

En un biestable con las entradas J y K conectadas a "1" y la entrada RESET activa, el valor de la salida dependerá del valor de la misma en el instante anterior. V. F.

Un circuito contador síncrono no tiene entrada/s asíncrona/s. V. F.

En una puerta AND de 2 entradas tenemos: una conectada a una señal de reloj y la otra a una entrada D. La salida de la puerta tiene el mismo comportamiento que un biestable D. V. F.

La disipación de potencia media de una puerta lógica se calcula efectuando la media aritmética de la disipación a nivel alto y la disipación a nivel bajo. V. F.

Todos los circuitos digitales tienen un tiempo de propagación mayor que 0. V. F.

El diagrama de Karnaugh es un método de simplificación basado en adyacencias que permite simplificar siempre que se obtengan grupos de tamaño 2·n, siendo n el número de variables que se simplifican. V. F.

La representación binaria mediante complemento permite realizar la operación resta empleando la suma. V. F.

En un biestable D con D=Q, la única forma de cambiar el valor de Q es mediante el empleo de las entradas asíncronas. V. F.

El formato de representación complemento a 1 (C1) tiene dos representaciones para el cero. V. F.

El Hexadecimal es un sistema de numeración posicional. V. F.

La unidad mínima de información es el dígito binario también conocido como bit. V. F.

El rango de representación de un formato de complemento a 1 con 10 bits comprende los números enteros situados entre –512 y 512, ambos inclusive. V. F.

El biestable T se puede formar a partir de un biestable J - K con sus entradas J =K= T. V. F.

Un multiplexor puede servir para la conversión paralelo-serie de datos. V. F.

Un sistema combinacional es aquel en que las salidas dependen de los valores de las entradas y de las salidas en el instante anterior. V. F.

El semisumador binario es un circuito capaz de sumar aritméticamente dos dígitos binarios del mismo peso. V. F.