ED ORD2 270524
COMENTARIOS |
ESTADÍSTICAS |
RÉCORDS
|
Título del Test: ED ORD2 270524 Descripción: Test eedd uja 2024 ord2 |
Nuevo Comentario| Comentarios |
|---|
NO HAY REGISTROS |
|
Circuitos lógicos de diferentes tecnologías (familias lógicas), son totalmente compatibles si se cumple que: IOHmax > IIHmax y IOLmax > IILmax. v. f. El fan-out de una puerta lógica indica el número mínimo de puertas que se pueden conectar a la salida de ella. v. f. El tiempo de retardo acumulado en los contadores síncronos, depende del número de biestables que componen el contador. v. f. En un biestable D, cuya salida Q está conectada a la entrada D, en la salida Q obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj. v. f. El decodificador binario es un dispositivo secuencial con n entradas y 2 n salidas, de las que únicamente se activa una en cada instante. v. f. Los códigos de representación numérica en coma fija que son asimétricos tienen una representación única para el “0”. v. f. La representación numérica de coma fija en exceso 2 n-1 no usa bit de signo. v. f. El empleo del complemento (C1 ó C2) permite implementar la operación suma realizando una resta. v. f. Un sumador completo es un dispositivo secuencial que tiene 3 entradas y 2 salidas. v. f. El número de biestables (n) a utilizar en el diseño de un contador cuyo módulo (N) no es potencia de dos, se obtiene según la fórmula: 2^n-1 < N < 2^n. v. f. Cualquier biestable se puede implementar empleando únicamente puertas lógicas. v. f. Es posible encontrar un contador en anillo cuyo diagrama de estados presente solamente 7 estados. v. f. Las puertas lógicas AND y XNOR con una entrada a nivel bajo según la figura, representan un conjunto funcionalmente completo. v. f. La simplificación por el método de Karnaugh siempre genera la expresión más reducida de una función. v. f. El biestable T por su configuración es siempre síncrono. v. f. La igualdad A · ABC’ = ABC’ es cierta. v. f. Un registro de desplazamiento, es un circuito de memoria temporal con capacidad limitada. v. f. Con un multiplexor de 3 entradas de control podemos implementar una puerta XOR de 4 entradas. v. f. Si conectamos una puerta lógica NOT a cada una de las entradas de una puerta AND, obtenemos una puerta lógica NOR. v. f. Un demultiplexor de 3 entradas de control, puede ser implementado con 2 demultiplexores de 2 entradas de control y 1 demultiplexor de 1 entrada de control. v. f. |