Electrónica Digital

Un biestable T con su entrada síncrona a nivel alto “1” y con una frecuencia de la señal de reloj de 20 kHz. La salida Q es una señal de frecuencia 20KHz. VERDADERO. FALSO.

En un contador digital de módulo 8, el valor de la frecuencia de la señal de salida QMSB del biestable de mayor peso, es igual al producto de la frecuencia de la señal de reloj de dicho contador por 1/8. VERDADERO. FALSO.

La unidad aritmético lógica (ULA o ALU 74181) es capaz de realizar 16 operaciones lógicas distintas. VERDADERO. FALSO.

En lógica negativa un ‘1’ lógico se puede representar con una tensión de 0V. VERDADERO. FALSO.

La suma lógica de dos bits coincide con la tabla de verdad de una puerta OR de dos entradas. VERDADERO. FALSO.

En un contador asíncrono, las entradas de reloj no actúan simultáneamente sino secuencialmente. VERDADERO. FALSO.

El semisumador binario es un dispositivo combinacional que permite realizar la suma aritmética de 2 bits. VERDADERO. FALSO.

La igualdad A + ABC’ = ABC’ es cierta. VERDADERO. FALSO.

Se puede obtener un contador de módulo 4 con un biestable J-K con las entradas J y K puestas a 1. VERDADERO. FALSO.

La tabla de verdad define completamente el comportamiento de una función lógica. VERDADERO. FALSO.

Un circuito síncrono tiene que ser activo necesariamente por flanco de subida o por flanco de bajada. VERDADERO. FALSO.

La salida de una puerta AND de tres entradas se pone a nivel alto siempre que una cualquiera de sus entradas esté a nivel alto. VERDADERO. FALSO.

Una multiplicación aritmética con operandos de 2 bits se implementa mediante puertas AND únicamente. VERDADERO. FALSO.

Cada celdilla de un mapa de Karnaugh de una función de N variables es adyacente a N+1 celdillas. VERDADERO. FALSO.

Un demultiplexor es un sistema combinacional con n entradas de control y 2^n entradas de datos. VERDADERO. FALSO.

La ULA o ALU es un dispositivo combinacional que permite realizar operaciones aritméticas y lógicas. VERDADERO. FALSO.

Para el caso de un sistema binario, el producto lógico y el aritmético dan siempre el mismo resultado. VERDADERO. FALSO.

En la salida de un contador Johnson de 4 bits se obtiene cíclicamente un “1” y a continuación tres “0” consecutivos. VERDADERO. FALSO.

Las entradas asíncronas de un biestable son aquellas que modifican la salida en cuanto se produce el cambio en la entrada asíncrona, sin necesidad de una señal de reloj. VERDADERO. FALSO.

El formato de representación en coma fija Exceso a 2 N-1 tiene dos representaciones para el cero. VERDADERO. FALSO.

Los formatos de representación en coma fija Módulo y Signo (MS) y Complemento a 1 (C1), tienen el mismo rango de representación. VERDADERO. FALSO.

En el funcionamiento de un decodificador, para cada combinación de valores en las entradas, se activa una o varias salidas. VERDADERO. FALSO.

La Unidad Aritmético Lógica (ALU 74181) es un dispositivo de lógica secuencial. VERDADERO. FALSO.

Un biestable T con su entrada síncrona a nivel bajo “0” y con una frecuencia de la señal de reloj de 20 kHz. La salida Q es una señal cuadrada de frecuencia 20KHz. VERDADERO. FALSO.

En el funcionamiento de un codificador sin prioridad, si se activa una sola entrada, aparece a la salida la representación del número asignado a dicha entrada. VERDADERO. FALSO.

Para implementar un demultiplexor con 8 salidas, necesito 2 demultiplexores de 2 entradas de control y un demultiplexor con 2 salidas. VERDADERO. FALSO.

Circuitos lógicos de diferentes tecnologías (familias lógicas), son compatibles en corriente si se cumple que: IOHmax > IIHmax y IOLmax < IILmax. VERDADERO. FALSO.

Una memoria RAM, con n líneas en el bus de direcciones, m líneas en el bus de datos, dispondrá como máximo de (m x 2^n) posiciones de memoria. VERDADERO. FALSO.

El semirestador binario es un dispositivo combinacional que permite realizar la resta aritmética de 2 bits. VERDADERO. FALSO.

Un restador completo de dos bits se caracteriza por tener dos entradas y dos salidas. VERDADERO. FALSO.

La siguiente igualdad A´(A´+B)= A´B, es verdadera. VERDADERO. FALSO.

En un mapa de Karnaugh de 5 variables, resulta un término producto de dos variables, por la simplificación de un grupo de 8 celdas con valor “1” (uno). VERDADERO. FALSO.

En un decodificador BCD a 7 segmentos, cuyo valor en sus entradas es 0101. Las salidas activas serán a, b, c, d y g. VERDADERO. FALSO.

Un biestable D con la entrada conectada a la salida Q cambia su salida cada vez que llega una activación de la señal de reloj. VERDADERO. FALSO.

La frecuencia máxima de trabajo de un contador asíncrono, es la inversa de la suma de los tiempos de retardo o propagación de los biestables que forman el contador. VERDADERO. FALSO.

En un contador Johnson implementado con biestables JK, la salida Q del último biestable se conecta a la entrada J del primer biestable y la salida Q´ del último biestable se conecta a la entrada K del primer biestable. VERDADERO. FALSO.

La frecuencia máxima de trabajo de un contador asíncrono de 16 estados es la mitad de la que posee otro contador asíncrono de 4 estados que utilice la misma tecnología. VERDADERO. FALSO.

Se puede obtener un contador de módulo 2 con un biestable T con su entrada conectada a “1”. VERDADERO. FALSO.

En un contador en anillo de módulo 4, la frecuencia de la señal de salida (Q) de cada uno de los biestables es igual a la frecuencia de la señal de reloj (CLK) del contador dividido por 4 (CLK/4). VERDADERO. FALSO.

Circuitos lógicos de diferentes tecnologías (familias lógicas), son compatibles en tensión si se cumple que: VOHmin > VIHmin y VOLmax < VILmax. VERDADERO. FALSO.

En un mapa de Karnaugh de 4 variables resulta un término suma de dos variables por la simplificación de un grupo de 4 celdas con valor “1” (uno). VERDADERO. FALSO.

La frecuencia máxima de funcionamiento de una puerta lógica depende de su tiempo de retardo o propagación. VERDADERO. FALSO.

Los tiempos de propagación y transición pertenecen a las características de operación dinámicas de las familias lógicas. VERDADERO. FALSO.

En un decodificador BCD a 7 segmentos, cuyo valor en sus entradas es 0111. Las salidas activas serán a, b, d, e y g. VERDADERO. FALSO.

El restador completo es un dispositivo que tiene 3 entradas y 2 salidas. VERDADERO. FALSO.

El semirestador es un circuito capaz de restar dos dígitos binarios del mismo peso. VERDADERO. FALSO.

Si un codificador de prioridad octal-binario tiene sus entradas 3, 4, 5 y 6 en un nivel activo, la salida binaria activa a nivel alto será 011. VERDADERO. FALSO.

La frecuencia máxima de trabajo de un contador síncrono, es la inversa de la suma de los tiempos de retardo o propagación de los biestables que forman el contador. VERDADERO. FALSO.

En un contador divisor por 8, la frecuencia de la señal de salida QLSB del biestable de menor peso, es ¼ de la frecuencia de la señal de reloj de dicho contador. VERDADERO. FALSO.

Se puede implementar una puerta XOR de 2 entradas, con 5 puertas NAND de 2 entradas. VERDADERO. FALSO.

A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 3 variables. VERDADERO. FALSO.

Los biestables RS asíncronos compuestos por 2 puertas NAND tienen la misma tabla de verdad que los biestables RS asíncronos compuestos por 2 puertas NOR. VERDADERO. FALSO.

Un demultiplexor de 8 salidas de datos, puede ser implementado con 2 demultiplexores de 2 entradas de control y 1demultiplexor de 2 salidas de datos. VERDADERO. FALSO.

En un biestable D, cuya salida Q´ está conectada a la entrada D, en la salida Q obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj. VERDADERO. FALSO.

En un circuito secuencial las salidas en un determinado instante dependen de los valores de las entradas en ese instante y del valor presente en la salida en ese instante. VERDADERO. FALSO.

En un dispositivo lógico siempre el nivel o estado alto y bajo, corresponden a 5 V y 0 V respectivamente. VERDADERO. FALSO.

La distancia de un código binario es definida como el número de bits que hay que modificar en una de las combinaciones binarias para conseguir la otra. VERDADERO. FALSO.

Utilizando multiplexores de una entrada de control se puede implementar cualquier función lógica. VERDADERO. FALSO.

Los formatos de representación numérica de 7 bits, Módulo y signo y Exceso 2N-1, tienen diferente rango de representación. VERDADERO. FALSO.

La técnica de la doble paridad sólo permite detectar errores. VERDADERO. FALSO.

Los biestables J-K son siempre síncronos. VERDADERO. FALSO.

Utilizando lógica negativa, en la salida de una puerta XOR de 2 entradas hay un “1” cuando las 2 entradas son iguales. VERDADERO. FALSO.

Cada celdilla de un mapa de Karnaugh de una función de 5 variables es adyacente a 5 celdillas. VERDADERO. FALSO.

Un código de eficiencia igual al 80% posee una redundancia del 20%. VERDADERO. FALSO.

Todas las puertas NAND pueden trabajar con lógica negativa. VERDADERO. FALSO.

Un multiplexor es un selector de datos equivalente a un conmutador de N entradas y una salida. VERDADERO. FALSO.

Si las entradas asíncronas de un biestable JK son activas por nivel bajo, y ambas son puestas a un nivel alto de tensión, a su salida resulta un estado no deseado. VERDADERO. FALSO.

Empleando únicamente dos puertas NAND de dos entradas, se puede implementar una puerta OR de 2 entradas. VERDADERO. FALSO.

Un código de distancia d permite corregir hasta (d-1)/2 errores. VERDADERO. FALSO.

El semisumador binario es un dispositivo secuencial que permite realizar la suma aritmética de 2 bits. VERDADERO. FALSO.

La expresión A B + B’ = A + B’ es verdadera. VERDADERO. FALSO.

El cronograma de la figura corresponde a un contador en anillo de 4 bits (CLK, Q0, Q1, Q2, Q3). VERDADERO. FALSO.

Un biestable JK con entrada/s asíncrona/s puede funcionar formando parte de un contador síncrono o asíncrono indistintamente. VERDADERO. FALSO.

Todos los tipos de biestables pueden construirse a partir de puertas AND. VERDADERO. FALSO.

A partir de un multiplexor de 3 entradas de control se puede implementar una función lógica de 2 variables como máximo. VERDADERO. FALSO.

El biestable T mantiene su salida constante en presencia de impulsos de reloj cuando su entrada T se mantiene a ´1`. VERDADERO. FALSO.

Los biestables RS asíncronos pueden construirse tanto con puertas NAND como con OR. VERDADERO. FALSO.

La función F=A’+BC se puede implementar mediante 2 puertas NOR de dos entradas cada una. VERDADERO. FALSO.

En un contador Johnson implementado con 5 biestables D. Se necesitan aplicar 10 pulsos de la señal de reloj, para llevar a cabo un ciclo completo de la secuencia de contaje. VERDADERO. FALSO.

Un contador asíncrono de 4 bits está formado solamente por biestables que tienen un retardo o tiempo de propagación de 12 ns cada uno e iguales entre ellos. El tiempo que tarda el contador en iniciar un nuevo ciclo desde 1111 a 0000, es de 36ns. VERDADERO. FALSO.

La tabla de excitación de un biestable indica la excitación necesaria en la entrada/s síncrona/s para lograr un estado lógico a la salida. VERDADERO. FALSO.

Un tipo de biestable se puede convertir en otro tipo, empleando lógica combinacional. VERDADERO. FALSO.

En una familia lógica la característica tiempo de propagación por potencia disipada, se expresa en unidades de energía. VERDADERO. FALSO.

En una operación de resta aritmética donde el minuendo es igual a 11010110 y el sustraendo es igual a 1001111, el resultado es 10000111. VERDADERO. FALSO.

La siguiente igualdad es cierta A·(A+B) = B. VERDADERO. FALSO.

En un contador digital de módulo 8, el valor de la frecuencia de la señal de salida QMSB del biestable de mayor peso, es igual al producto de la frecuencia de la señal de reloj de dicho contador por 1/8. VERDADERO. FALSO.

Una puerta XOR con una de sus entradas a “1”, se comporta como una puerta NOT. VERDADERO. FALSO.

Un demultiplexor de 8 salida de datos, puede ser implementado con 2 demultiplexores de 4 salidas de datos y 1 demultiplexor de 2 salidas de datos. VERDADERO. FALSO.

Un demultiplexor puede funcionar como un circuito conversor de datos serie a paralelo. VERDADERO. FALSO.

El formato Módulo y signo (MS) tiene un rango de representación mayor que el formato Exceso 2N-1. VERDADERO. FALSO.

En un contador Johnson la frecuencia de las señales de salida (Q) de los biestables, todas tienen el mismo valor. VERDADERO. FALSO.

Para ampliar un sumador en paralelo de 4 bits a un sumador en paralelo de 8 bits, hay que usar dos sumadores de 4 bits y conectar la salida de acarreo del menos significativo a la entrada de acarreo del más significativo. VERDADERO. FALSO.

En una memoria ROM de capacidad de palabra (direcciones de memoria) 64 y 8 bits de longitud de palabra, el número de celdas o bits de memoria es de 256. VERDADERO. FALSO.

Un biestable T, con su entrada síncrona a nivel alto “1” y con una frecuencia de la señal de reloj de 20 kHz. La salida Q es una señal cuadrada de frecuencia 20KHz. VERDADERO. FALSO.

Un contador BCD es un ejemplo de un contador cuyo módulo es igual 2n, siendo n el número de biestables del contador. VERDADERO. FALSO.

El propósito de la entrada de reloj en un biestable es obligar a la salida (Q) a asumir un estado dependiente de las entradas síncronas, siempre que las entradas asíncronas estén desactivadas. VERDADERO. FALSO.

Un registro de desplazamiento de 8 bits con entrada de datos serie y con una frecuencia de reloj de 100 kHz, se necesitan 80 μs para almacenar un byte. VERDADERO. FALSO.

Un contador Johnson de 3 bits realiza su ciclo en 8 estados. VERDADERO. FALSO.

Las puertas XOR y NOT forman un conjunto funcionalmente completo. VERDADERO. FALSO.

El mayor número que se puede representar en binario con 10 bits es 200(16. VERDADERO. FALSO.

La tabla de excitación de un biestable se construye a partir de la tabla de transición del mismo. VERDADERO. FALSO.

Un biestable T se puede construir a partir de un biestable JK uniendo ambas entradas y esa nueva entrada es la T. VERDADERO. FALSO.

El fan-out se calcula tanto para nivel alto como para nivel bajo y elegimos el valor menor. VERDADERO. FALSO.

El tiempo de propagación es una característica dinámica de las familias lógicas. VERDADERO. FALSO.

El Kilobyte y el Kibibyte representan la misma cantidad de información. VERDADERO. FALSO.

Un multiplexor es un dispositivo secuencial conocido como módulo lógico universal. VERDADERO. FALSO.

El SBN es un código numérico de longitud fija. VERDADERO. FALSO.

Para que dos familias lógicas sean compatibles, tiene que cumplirse únicamente que el nivel de ruido a nivel alto sea mayor o igual que 0V. VERDADERO. FALSO.

Independientemente del valor de las entradas asíncronas, D = 1 pone un “1” en la salida en cuanto la señal de reloj se active. VERDADERO. FALSO.

En determinadas circunstancias utilizando la distancia de un código binario, se permite detectar y corregir errores. VERDADERO. FALSO.

En una memoria con 32 posiciones de memoria y 8 bits de tamaño de palabra, el número de celdas o bits de memoria es de 256. VERDADERO. FALSO.

Una puerta NAND de 2 entradas con una entrada conectada a "1" se convierte en una puerta inversora. VERDADERO. FALSO.

Las puertas NAND son asociativas. VERDADERO. FALSO.

Una puerta OR de 3 entradas con una entrada conectada a "1" se comporta como una OR de 2 entradas. VERDADERO. FALSO.

Un semisumador es un dispositivo secuencial con 2 entradas y 2 salidas. VERDADERO. FALSO.

De forma general, un demultiplexor tiene una entrada de datos y 2·n salidas, siendo n el número de entradas de control. VERDADERO. FALSO.

Un biestable JK con una puerta inversora entre su entrada J (entrada NOT) y K (salida NOT) se comporta como un biestable T. VERDADERO. FALSO.

Circuitos lógicos de diferentes tecnologías (familias lógicas), son totalmente compatibles si se cumple que: IOHmax > IIHmax y IOLmax > IILmax. VERDADERO. FALSO.

El fan-out de una puerta lógica indica el número mínimo de puertas que se pueden conectar a la salida de ella. VERDADERO. FALSO.

El tiempo de retardo acumulado en los contadores síncronos, depende del número de biestables que componen el contador. VERDADERO. FALSO.

En un biestable D, cuya salida Q está conectada a la entrada D, en la salida Q obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj. VERDADERO. FALSO.

El decodificador binario es un dispositivo secuencial con n entradas y 2 n salidas, de las que únicamente se activa una en cada instante. VERDADERO. FALSO.

Los códigos de representación numérica en coma fija que son asimétricos tienen una representación única para el “0”. VERDADERO. FALSO.

La representación numérica de coma fija en exceso 2 n-1 no usa bit de signo. VERDADERO. FALSO.

El empleo del complemento (C1 ó C2) permite implementar la operación suma realizando una resta. VERDADERO. FALSO.

Un sumador completo es un dispositivo secuencial que tiene 3 entradas y 2 salidas. VERDADERO. FALSO.

El número de biestables (n) a utilizar en el diseño de un contador cuyo módulo (N) no es potencia de dos, se obtiene según la fórmula: 2^n-1 < N < 2<^n. VERDADERO. FALSO.

Cualquier biestable se puede implementar empleando únicamente puertas lógicas. VERDADERO. FALSO.

Es posible encontrar un contador en anillo cuyo diagrama de estados presente solamente 7 estados. VERDADERO. FALSO.

Las puertas lógicas AND y XNOR con una entrada a nivel bajo según la figura, representan un conjunto funcionalmente completo. VERDADERO. FALSO.

La simplificación por el método de Karnaugh siempre genera la expresión más reducida de una función. VERDADERO. FALSO.

El biestable T por su configuración es siempre síncrono. VERDADERO. FALSO.

La igualdad A · ABC’ = ABC’ es cierta. VERDADERO. FALSO.

Un registro de desplazamiento, es un circuito de memoria temporal con capacidad limitada. VERDADERO. FALSO.

Con un multiplexor de 3 entradas de control podemos implementar una puerta XOR de 4 entradas. VERDADERO. FALSO.

Si conectamos una puerta lógica NOT a cada una de las entradas de una puerta AND, obtenemos una puerta lógica NOR. VERDADERO. FALSO.

Un demultiplexor de 3 entradas de control, puede ser implementado con 2 demultiplexores de 2 entradas de control y 1 demultiplexor de 1 entrada de control. VERDADERO. FALSO.