Electrónica digital CxTx

Simuladores TELMEX. .

Introduce contraseña:

Simuladores. .

¿Qué debemos conectar a las entradas J1 y K1 del segundo biestable, Q1, para diseñar un contador síncrono ascendente de 0 a 7?. La salida Q0 negada del primer biestable. La alimentación. La salida Q0 del primer biestable. La tierra.

¿Cómo se llama al tiempo mínimo que las entradas de datos del flip-flop deben mantener su nivel antes de llegar el flanco activo del reloj?. Anchura de impulso. Tiempo de establecimiento. Retardo de propagación. Tiempo de mantenimiento.

¿Cómo se construiría un contador en anillo de módulo 4 con flip-flops D?. Enlazando la salida Q de un flip flop con la entrada D del siguiente. Y la salida Q del último flip flop se lleva a la entrada D del primer flip flop. Enlazando la salida Q de un flip flop con la entrada D del siguiente. Enlazando la salida Q negada de un flip flop con la entrada D del siguiente. La salida Q negada del último flip flop se lleva a la entrada D del primer flip flop.

¿Cuál de los siguientes es un biestable asíncrono?. Flip-flop. Temporizador. Ninguno. Latch.

Un contador asíncrono de 4 bits tiene un retardo de propagación de 20 ns por flip-flop. ¿Cuánto tiempo tarda en pasar del estado 0011 al estado 0100?. 80 ns. 40 ns. 60 ns. 20 ns.

¿Cómo se puede conseguir que un flip-flop D bascule con cada flanco activo de la señal de reloj?. Cortocircuitando las entradas asíncronas SET y RESET. Conectando a la alimentación la entrada D. Llevando la salida Q negada a la entrada D. Llevando la salida Q a la entrada D.

¿Cómo se les denomina también a los contadores asíncronos?. Contadores de módulo. Contadores de reloj múltiple. Contadores de década. Contadores de propagación.

Si la señal de reloj que entra en el primer flip flop (Q0) tiene una frecuencia de 64 KHz, ¿Cuál es la frecuencia de la señal que sale del último flip flop (Q3) en un contador de 4 bits?. 16 KHz. 32 KHz. 64 KHz. 4 KHz.

El "estado actual" de un flip-flop J-K es "0" (Q = 0). ¿De qué formas se puede conseguir que en el próximo ciclo de reloj almacene un "1" (Q = 1)?. Con las entradas J = K = 0. Con las salidas J = K = 1. Con J = 0 y K = 1. Con J = 1 y K = 0.

Mediante el siguiente conjunto de biestables, se quiere realizar un conteo de "1" a "12". A0 representa al bit menos significativo (unidades) y A3 al bit más significativo (peso 8). ¿Qué puerta hay que añadir, y qué salidas de los biestables se deben utilizar, para conseguirlo?. Llevando las salidas A2 y A3 a una AND y la salida de esta a las entradas PRESET. Llevando las salidas A0, A2 y A3 a una AND y la salida de esta a las entradas CLR de los tres biestables de la derecha y el PRESET del biestable de la izquierda. Llevando las salidas A0, A2 y A3 a una NAND y la salida de esta a las entradas CLR de los tres biestables de la derecha y el PRESET del biestable de la izquierda. Llevando las salidas A0, A2 y A3 a una NAND y la salida de esta a las entradas CLR de los biestables.

Un contador BCD es un ejemplo de: Un contador con propagación. Un contador de décadas. Un contador de módulo truncado. Y un contador de décadas. Un contador de módulo completo.

Observa el siguiente chip contador e indica cuál va a ser la cuenta del mismo: De 0 a 9. De 0 a 7. De 0 a 1. De 0 a 8.

Observa el siguiente circuito e indica cuál entre qué dos valores realiza la cuenta: Entre 0 y 4. Entre 0 y 6. Entre 0 y 5. Entre 0 y 7.

A un integrado 555 se le conectan 2 resistencias (R1=1kΩ, R2=4.5kΩ) y un condensador (C=7.2nF). Calcula cuál es el ciclo de trabajo de la señal de salida. 55 %. 75 %. 18,2 %. 60 %.

Si el valor inicial de un contador binario ascendente es el cero decimal (0000), ¿Cuál es el valor final de cuenta si su módulo es de 13?. 0000. 1100. 1111. 1101.

¿Qué número de flip-flops requiere un contador en anillo de módulo 10?. 5 flip-flops. 8 flip-flops. 4 flip-flops. 10 flip-flops.

Señala cuándo se producen retardos de propagación en la actualización de la salida Q: Existen retardos de propagación asociados a las entradas síncronas y a las asíncronas PRESET y CLR. Existen retardos de propagación asociados a las entradas síncronas y a la entrada CLR. Sólo hay retardos de propagación asociados a las entradas síncronas. Existen retardos de propagación asociados a las entradas síncronas y a la entrada PRESET.

En el siguiente circuito lógico, el estado actual Q es 1. ¿Qué sucede si por sus dos entradas le llega un 0?. La salida Q no cambia y permanece al. La salida Q cambia a 0. Ambas salidas, Q y Qnegada,se ponen a 1. Ambas salidas, Q y Qnegada, se ponen a 0.

Observa el siguiente flip-flop. Si con las entradas asíncronas desactivadas, se hacen llegar dos unos a las entradas J y K, ¿Qué valor tendrá el estado del flip flop?. Es una combinación de entradas prohibida. Se pondrá a nivel alto. El flip flop bascula. Toma el valor contrario al actual. Se pondrá a nivel bajo.

Observa el siguiente contador construido con flip-flops J-K. Las salidas se han agrupado para evitar que haya demasiados cruces de conexiones, y no respetando el orden de lectura. ¿Qué conteo realiza?. Una cuenta ascendente de 0 a 9. Una cuenta descendente de 10 a 0. Una cuenta ascendente de 0 a 10. Una cuenta descendente de 9 a 0.

Hacemos llegar un "0" a la entrada PRESET (PRE negada), ¿Cuándo tendrá efecto dicha entrada?. Para ese valor de PRE, la entrada está inactiva. En el siguiente flanco de subida del reloj. En el siguiente flanco de bajada del reloj. De forma inmediata, en cuanto la entrada tome el valor "0".

Si en el siguiente latch las dos entradas están a 1, ¿Qué va a suceder?. La salida Q se pone a 1. Se mantiene el estado anterior. La salida Q se pone a 0. Es una combinación prohibida pues origina que las dos salidas tengan el mismo valor.

En el siguiente cronograma aparecen la salida del biestable para todas las posibles combinaciones de entradas al biestable. La primera señal corresponde al reloj. ¿A qué tipo de flip-flop pertenece el cronograma?. A un flip flop D. A un flip flop S-R activado por flanco de bajada. A un flip flop S-R activado por flanco de subida. A un flip flop J-K.

Se quiere diseñar un contador síncrono descendente de 7 a 0, como muestra la figura. Para ello, ¿Qué debemos conectar a las entradas J0 y K0 del primer biestable, Q0?. La alimentación. La tierra. La salida Q0 negada del primer biestable. La salida Q2 del tercer biestable.

Observa el siguiente cronograma e indica cuál puede ser el fallo más probable del flip flop, o si por el contrario funciona correctamente. Funciona correctamente. La entrada J está cortocircuitada con la alimentación. La entrada K está cortocircuitada con la alimentación. La entrada K está cortocircuitada con la entrada J.

¿Qué entradas de los biestables deben tener un anchura mínima de impulso para que sean efectivas?. La entrada de reloj. La entrada de reloj y la entrada CLEAR. La entrada de reloj, la entrada PRESET y la entrada CLEAR. Ninguna.

Observa el siguiente circuito lógico e indica a qué biestable pertenece: Flip-flop D. Latch D con habilitación. Latch J-K con habilitación. Latch S-R con habilitación.

Fíjate en el siguiente circuito basado en el integrado 555, y señala qué dispositivo está implementando: Un monoestable no redisparable. Un monoestable redisparable. Un comparador analógico. Un oscilador digital (señal de reloj).

Observa el siguiente flip-flop, y señala las afirmaciones ciertas. El flip flop carga el nuevo estado con el flanco de bajada del reloj. El flip flop carga el nuevo estado con el flanco de subida del reloj. Si le llega un 0 a la entrada negada PRE, el flip flop almacena un "1". Si le llega un 1 a la entrada negada CLR, el flip flop almacena un "0". Si le llega un 1 a la entrada negada PRE, el flip flop almacena un "1".

Se quiere diseñar un contador síncrono descendente de 7 a 0, como muestra la figura. Para ello, ¿Qué debemos conectar a las entradas J2 y K2 del último biestable, Q2?. La suma lógica de Q0' y Q1' (salidas negadas). El producto lógico de Q0' y Q1' (salidas negadas). La suma lógica de Q0 y Q1. El producto lógico de Q0 y Q1.

Los valores actuales de las salidas de este biestable son: Q = 1 y Qneg = 0. Si los valores anteriores de las salidas eran Q = 0 y Qneg =1, ¿Qué valores de las entradas han producido este cambio en el biestable?. S = 0, E = 0 y R = 1. S = 1, E = 1 y R = 1. S = 1, E = 1 y R = 0. S = 1, E = 0 y R = 0.

Señala a qué tipo de biestable corresponde el siguiente símbolo lógico. Latch S-R con entrada de habilitación a nivel bajo. Flip-flop S-R con disparo por flanco de bajada. Flip-flop S-R con disparo por flanco de subida. Latch S-R con entrada de habilitación a nivel alto.

Observa el siguiente cronograma y determina a qué biestable corresponde: Latch J-K con habilitación a nivel bajo. Latch J-K con habilitación a nivel alto. Flip-flop J-K disparado por flanco de subida. Flip-flop J-K disparado por flanco de bajada.

Una vez fijados los valores de la resistencia y condensador externos de un monoestable, ¿En qué tipo de monoestable se puede ampliar la anchura del impulso de salida, empleando la entrada de disparo?. Monoestable redisparable. Tanto los monoestables redisparables como los no redisparables. Monoestable no redisparable. Ningún monoestable puede hacerlo.

A un integrado 555 se le conectan 2 resistencias (R1=1kΩ, R2=4.5kΩ) y un condensador (C=7.2nF). Calcula cuál es la frecuencia de la señal de salida. 34 kHz. 20 kHz. 40 kHz. 10 kHz.

Observa el siguiente circuito e indica cuál es la secuencia decimal de conteo que realiza. Supón que inicialmente se encuentra en el estado binario 001: 1-3-5-6-2-1. 1-3-7-6-4-1. 1-3-2-4-6-1. 1-2-5-4-6-1.

Explica cómo realizarías un contador asíncrono ascendente de cuenta completa a partir de los siguientes 3 flip flops: La señal de reloj se lleva a la entrada de reloj de FFO y el resto de flip-flops toman como señal de reloj la salida Q negada del flip-flop anterior. Las entradas J y K de los dos primeros se llevan a alimentación, y las del tercero se alimentan con una puerta AND a la que llegan Q0 y Q1. Las entradas J y K de todos los flip-flop se lleva a alimentación. Y La señal de reloj se lleva a la entrada de reloj de FFO y el resto de flip-flops toman como señal de reloj la salida Q negada del flip-flop anterior. La señal de reloj se lleva a la entrada de reloj de FFO y el resto de flip flops toman como señal de reloj la salida Q del flip flop anterior.