Cuestiones
ayuda
option
Mi Daypo

TEST BORRADO, QUIZÁS LE INTERESEtest examen ordinaria 21/22 UJA EDI

COMENTARIOS ESTADÍSTICAS RÉCORDS
REALIZAR TEST
Título del test:
test examen ordinaria 21/22 UJA EDI

Descripción:
examen ordinaria EDI 21/22

Autor:
SI
(Otros tests del mismo autor)

Fecha de Creación:
20/05/2023

Categoría:
Matemáticas

Número preguntas: 20
Comparte el test:
Facebook
Twitter
Whatsapp
Comparte el test:
Facebook
Twitter
Whatsapp
Últimos Comentarios
No hay ningún comentario sobre este test.
Temario:
Circuitos lógicos de diferentes tecnoogias (familias lógicas), son compatibles en tensión si se cumple que VOH min > VIH min y VOL max < VIL max V F.
En un mapa de Karnaugh de 4 variables resulta un término de suma de dos variables por la simplificación de un grupo de 4 celdas con valor "1" F V.
La frecuencia máxima de funcionamiento de una puerta lógica depende de su tiempo de retardo o propagación V F.
Los tiempos de propagación y transición pertenecen a las características de operacion dinámicas de las familias lógicas F V.
En un decodificador BCD a 7 segmentos, cuyo valor en sus entradas es 0111. Las salidas activas serán a,b,d,e y g V F.
El restador completo es un dispositivo que tiene 3 entradas y 2 salidas F V.
El semirestador es un circuito capaz de restar dos dígitos binarios del mismo peso V F.
Si un codificador de prioridad octal-binario tiene sus entradas 3,4,5 y 6 en un nivel activo, la salida binaria activa a nivel alto será 011 F V.
La frecuencia máxima de trabajo de un contador síncrono, es la inversa de la suma de los tiempos de retardo o propagacion de los biestables que forman el contador V F.
En un contador divisor por 8, la frecuencia de la señal de salida QLSB del biestable de menor peso, es 1/4 de la frecuencia de la señal de reloj de dicho contador V F.
Se puede implementar una puerta XOR de dos entradas, con 5 puertas NAND de 2 entradas F V.
A partir de un multiplexor de tres entradas de control se puede implementar una función lógica de 3 variables V F.
Los biestables RS asincronos compuestos por 2 puertas NAND tienen la misma tabla de verdad que los biestables RS asincronos compuestos por 2 puertas NOR V F.
Un demultiplexor de 8 salidas de datos , puede ser implementado por 2 demultiplexores de 2 entradas de control y 1 demultiplexor de 2 salidas de datos V F.
En un biestable D, cuya salida Q' está conectada a la entrada D, en la salida Q obtenemos un divisor por 2 de la frecuencia de entrada en la señal de reloj F V.
En un circuito secuencial las salidas de un determinado instante dependen de los valores de las entradas en ese instantey del valor presente en la salida en ese instante F V.
En un dispositivo lógico siempre el nivel o estado alto y bajo corresponden a 5V o 0V respectivamente V F.
La distancia de un codigo binario es definida como el número de bits que hay que modificar en una de las combinaciones binarias para conseguir la otra V F.
Utilizando multiplexores de una entrada de control se puede implementar cualquier función lógica V F.
Los formatos de representación numérica de 7 bits, Modulo y signo y Exceso 2^N-1, tienen diferente rango de representación F V.
Denunciar test Consentimiento Condiciones de uso