option
Cuestiones
ayuda
daypo
buscar.php

junio 2018

COMENTARIOS ESTADÍSTICAS RÉCORDS
REALIZAR TEST
Título del Test:
junio 2018

Descripción:
electronica

Fecha de Creación: 2018/06/26

Categoría: Otros

Número Preguntas: 20

Valoración:(0)
COMPARTE EL TEST
Nuevo ComentarioNuevo Comentario
Comentarios
NO HAY REGISTROS
Temario:

1. Un sumador completo es un circuito secuencial con tres entradas y dos salidas. V. F.

2. Se puede considerar una puerta XOR de cualquier número de entradas como un generador de paridad par. V. F.

3. Con un MUX de 3 entradas de control podemos implementar una puerta XOR de 4 entradas. V. F.

4. En un biestable con las entradas J y K conectadas a "1" y las entradas asíncronas inactivas, la salida dependerá del valor en el instante anterior. V. F.

5. El formato signo-magnitud permite representar números enteros reales dentro de su rango, pero solamente si son positivos. V. F.

6. El formato IEEE 754 permite representar valores numéricos y también caracteres alfanuméricos. V. F.

7. El código ASCII tiene distintas representaciones para el carácter "5" y para el valor numérico 5. V. F.

8. Los biestables son dispositivos combinacionales y se pueden implementar mediante dispositivos secuenciales. V. F.

9. Un circuito contador asíncrono no tiene entrada/s asíncrona/s. V. F.

10. Un MUX de 3 entradas de control permite implementar un conversor de BCD a decimal. V. F.

11. El margen de ruido determina la inmunidad al ruido de una puerta lógica. V. F.

12. El fan-out determina el mínimo número de puertas que se pueden conectar a la salida de una puerta lógica. V. F.

13. La disipación de potencia de la familia lógica con tecnología TTL es menor que en la familia lógica con tecnología CMOS. V. F.

14. En un mapa de Karnaugh de 4 variables se obtiene un término suma de dos variables al simplificar un grupo de 4 celdas con valor “1”. V. F.

15. En lógica negativa una tensión de 0V puede representar un ‘1’ lógico. V. F.

16. El diagrama de estados define el comportamiento de un sistema secuencial. V. F.

17. El biestable T se puede formar a partir de un biestable J - K con sus entradas J = 1 y K = 1. V. F.

18. Las entradas asíncronas en los biestables afectan a las salidas cuando se activa la señal de reloj. V. F.

19. Un biestable es el dispositivo encargado de almacenar un bit y de mantener dicho valor hasta que sea sustituido por otro. V. F.

20. Si un decodificador de 4 líneas a 16 líneas con salidas activas a nivel alto muestra un nivel alto en la salida decimal 12 (y bajo en el resto de salidas), sus entradas son A3A2A1A0 = 1100. V. F.

Denunciar Test