OC Temas 1-2

En el procesador MIPS monociclo se utilizan memorias de datos e instrucciones separadas por que: Tener memorias separadas es más barato. Tener memorias separadas permite que estas sean más sencillas y por tanto que funcionen más rápido. El procesador opera en un único ciclo y no se puede usar una memoria de un único puerto para dos accesos diferentes en un mismo ciclo. El formato de los datos y de las instrucciones es diferente y por tanto se necesitan memorias diferentes.

Las instrucciones denominadas de tipo I en el ISA del procesador MIPS: Son instrucciones de punto flotante. Son instrucciones de salto. Son instrucciones entre registros. Son instrucciones con inmediato.

En el formato de instrucciones del procesador MIPS, el desplazamiento del salto condicional está indicado: Este tipo de instrucciones no tiene desplazamiento. En los bits del 6 al 11. En los bits del 0 al 15. En los bits del 6 al 31.

En el cauce que se ha diseñado para el procesador MIPS el banco de registros: Puede no proporcionar el valor de ninguno de sus registros. Proporciona cada nuevo ciclo de reloj el valor de dos de sus registros. Proporciona los códigos de los registros fuente. Proporciona cada nuevo ciclo de reloj el valor de uno o dos de sus registros dependiendo del tipo de instrucción que se trate.

Las instrucciones denominadas de tipo I en el ISA del procesador MIPS: Son instrucciones de salto. Son instrucciones entre registros. Son instrucciones de punto flotante. Incluyen las instrucciones de bifurcación a registro y enlace a registro.

Las instrucciones denominadas de tipo R en el ISA del procesador MIPS. Son instrucciones de punto flotante. Son instrucciones con inmediato. Incluyen las operaciones ALU registro - registro. Son instrucciones de salto.

Las instrucciones denominadas de tipo J en el ISA del procesador MIPS: Incluye a cualquier instrucción con inmediato. Son instrucciones de punto flotante. Incluyen las instrucciones de bifurcación incondicional. Son instrucciones entre registros.

Las instrucciones denominadas de tipo I en el ISA del procesador MIPS: Son instrucciones de salto. Son instrucciones entre registros. Son instrucciones de punto flotante. Incluyen las instrucciones de salto condicional.

En el cauce del procesador MIPS, una acción que puede variar dependiendo de la instrucción concreta que se vaya a ejecutar es: El acceso a memoria de datos. Leer uno o dos dígitos usando los campos que hay en la instrucción. Enviar el PC a la memoria de instrucciones y cargar la siguiente instrucción. Calcular el siguiente PC en orden secuencial.

La simplicidad y regularidad del ISA de los procesadores MIPS: Dificulta la implementación. Simplifica la implementación. Puede simplificar la implementación siempre que no utilicemos instrucciones de punto flotante. No influye en la implementación a realizar.

Las instrucciones denominadas de tipo J en el ISA del procesador MIPS: Incluye a cualquier instrucción con inmediato. Son instrucciones de punto flotante. Incluyen las instrucciones de bifurcación y enlace. Son instrucciones entre registros.

En el cauce del procesador MIPS la señal de control MemWrite: Permite escribir en la memoria de datos. Contiene la dirección de memoria de datos donde debe escribirse. Contiene el valor leído de la memoria de datos. Contiene el valor que debe escribirse en la memoria de datos.

En el cauce que se ha diseñado para el procesador MIPS la unidad de control principal tiene como entradas: Ocho bits. Dos bits. Cinco bits. Seis bits.

En el cauce del procesador MIPS, tras realizar la extensión del signo del inmediato, éste se desplaza dos posiciones a la izquierda: Para dejarlo en un dato de 30 bits. Para tener alineación a nivel de palabra. Sólo si se trata de un salto. Para aumentar un dato de 34 bits.

Para implementar los saltos condicionales en el cauce que se ha diseñado para el procesador MIPS: Se actúa en función del salto condicional de que se trate. Se usa la operación resta de la ALU y se utiliza el resultado de dicha resta. Se comprueba si el registro fuente es cero. Se usa la operación resta de la ALU y se comprueba la salida Zero.

Las instrucciones denominadas de tipo R en el ISA del procesador MIPS. Son instrucciones de punto flotante. Son instrucciones con inmediato. Son instrucciones entre registros. Son instrucciones de salto.

En el procesador MIPS, ¿qué operación realiza la ALU en una instrucción denominada tipo R?. Una operación de resta. La operación a realizar depende del campo func de la instrucción. Una operación de suma. Las instrucciones de tipo R no utilizan la ALU.

En el formato de instrucciones tipo I del procesador MIPS, el registro fuente está indicado en: En los bits del 11 al 15. En los bits del 5 al 9. En los bits del 16 al 20. Los bits del 21 al 25.

Las instrucciones denominadas de tipo I en el ISA del procesador MIPS: Son instrucciones de punto flotante. Son instrucciones de salto. Son instrucciones entre registros. Pueden involucrar a un registro.

Para generar los bits de control de la ALU en el procesador MIPS utilizamos los 2 bits de ALUOp y los 6 bits del: Registro fuente. Campo function. Registro temporal. Registro destino.

En el cauce que se ha diseñado para el procesador MIPS la unidad de control principal: No controla la ALU. Calcula los 8 bits que controlan la unidad de control de la ALU. Calcula los dos bits que controlan la unidad de control de la ALU. Genera los bits que controlan la ALU.

En el formato de instrucciones tipo R del procesador MIPS, el dato inmediato está indicado en: Este tipo de instrucciones no tiene inmediato. En los bits del 16 al 31. En los bits del 11 al 15. Los bits del 6 al 10.

En el formato de instrucciones tipo I del procesador MIPS, el dato inmediato está indicado en: En los bits del 31 al 16. En los bits del 6 al 10. Este tipo de instrucciones no tiene inmediato. Los bits del 0 al 15.

La ALU se utiliza en una instrucción tipo R para: Realizar una operación en función de lo indicado en el campo funct. Realizar una operación suma. Realizar una operación resta. Este tipo de instrucción no utiliza la ALU.

Para indicar el código de un registro en el procesador MIPS nos hacen falta: 5 bits para indicar el registro y otro bit más para indicar si es entero o de punto flotante. 4 bits. 6 bits. 5 bits.

En el formato de instrucciones tipo R del procesador MIPS, el segundo registro fuente está indicado en: Este tipo de instrucciones no tiene un segundo registro fuente. En los bits del 16 al 20. En los bits del 11 al 15. Los bits del 6 al 10.

Para gestionar la unidad de control de la ALU en el procesador MIPS utilizamos un total de: Ocho bits. Cuatro bits. Dos bits. Siete bits.

En el procesador MIPS la señal de control RegWrite. Contiene el valor del registro destino. Permite escribir el valor calculado en el registro destino. Decide de qué bits del registro de instrucción se toma el registro destino. Especifica cuál es el registro destino.

En el formato de instrucciones del procesador MIPS, el desplazamiento del salto incondicional está indicado en: Este tipo de instrucciones no tiene desplazamiento. En los bits del 6 al 31. En los bits del 0 al 25. en los bits del 16 al 31.

De todas las cosas que se realizan en la ejecución en el procesador MIPS no depende del tipo de instrucción que sea: Escribir el resultado en el banco de registros. Enviar el PC a la memoria de instrucciones y cargar la siguiente instrucción. Calcular el destino de salto. Calcular la dirección de acceso a memoria.

En el procesador MIPS la señal de control PCSrc: Contiene el destino calculado para una instrucción de salto. Elige si la siguiente instrucción será la del destino del salto o la siguiente en orden secuencial. Contiene el PC de la siguiente instrucción. Contiene la siguiente instrucción a ejecutar.

Las prestaciones que ofrece un procesador dependen solo de: Los ciclos por instrucción y el tamaño del ciclo de reloj. Los ciclos por instrucción, el tamaño del ciclo y el número de instrucciones. Ninguna de las opciones restantes. El número de instrucciones a ejecutar.

Una de las cosas que se realizan en la ejecución de una instrucción en el cauce del procesador MIPS no depende del tipo de instrucción concreta que se vaya a ejecutar es: Leer uno o dos registros usando los campos que hay en la instrucción. Calcular el destino del salto. Calcular la dirección de acceso a memoria. Escribir el resultado en el banco de registros.

En el cauce del procesador MIPS, una acción que puede variar dependiendo de la tipo instrucción correcta que se vaya a ejecutar es: Leer uno o dos registros usando los campos que hay en la instrucción. Calcular el siguiente PC en orden secuencial. Modificar el PC a PC+4 o a la dirección de destino de un salto. Enviar el PC a la memoria de instrucciones y cargar la siguiente instrucción.

En el cauce del procesador MIPS, tras realizar la extensión del signo del inmediato, éste se desplaza dos posiciones a la izquierda: Para aumentar un dato de 34 bits. Sólo si se trata de un salto. Con lo que se aumenta el rango de direcciones alcanzable en un salto. Para dejarlo en un dato de 30 bits.

Para controlar la ALU en el procesador MIPS utilizamos: Cuatro bits. Tres bits. Dos bits. Cinco bits.

En el formato de instrucciones tipo R del procesador MIPS, el registro destino está indicado en: Este tipo de instrucciones no tiene un segundo registro destino. En los bits del 16 al 20. En los bits del 11 al 15. Los bits del 6 al 10.

La ALU se utiliza en una instrucción de salto condicional para: Realizar una operación suma. Realizar una operación resta. Realizar una operación en función de lo indicado en el campo funct. Este tipo de instrucción no utiliza la ALU.

En el cauce del procesador MIPS, una acción que puede variar dependiendo de la instrucción concreta que se vaya a ejecutar es: El uso que se haga de la ALU. Calcular el siguiente PC en orden secuencial. Leer uno o dos registros usando los campos que hay en la instrucción. Enviar el PC a la memoria de instrucciones y cargar la siguiente instrucción.