Preguntas PI ordinaria (autoevaluacion)

En relación al uso de la consulta de estado en un sistema computador podemos decir que: El ·overhead· o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos. El ·overhead· o gasto de tiempo de CPU aumenta con los a dispositivos lentos. Es una solución que exige modificaciones hardware adicionales no siempre al alcance. Es una técnica difícil de implementar a nivel de protocolos.

Cuando el diseño de un sistema de interrupciones se realiza conectando varios PIC8259 en cascada y en modo "buffering", el maestro-esclavo se define a través de: Palabra OCW3. Palabra OCW2. Palabra ICW3. Palabra ICW4.

Cuando necesitamos habilitar una interrupción interna en el microcontrolador ATmega 2560 (como el caso de las interrupciones de un timer), usado en la plataforma Arduino mega 2560. ¿a qué recursos tendríamos que acceder?. A la función attachlnterruptQ e ISRO de Arduino. A los registros hardware del timer y a la función ISRQ de Arduino. A los registros hardware del timer. al registro de estado del microcontrolador y a la función ISRQ de Arduino. Según el tipo de interrupción del timer. podrían ser suficientes las opciones A) o B).

Respecto a la conexión de los diversos componentes de un sistema computador a través de buses compartidos, podemos decir que: La conexión más frecuente hoy en día es hacer uso de un único bus compartido por todos los componentes del sistema. Es más eficiente organizar el sistema como una jerarquía de • buses según prestaciones de los dispositivos. El rendimiento no depende de la organización de los buses sino solo de las velocidades de los dispositivos a conectar. Todas las anteriores son falsas.

En un modelo simplificado de periférico. un transductor es un dispositivo que tiene la funcionalidad de: Transferir información de acuerdo a un protocolo. Convertir un tipo de energía en otro. Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos. Todas las anteriores son falsas.

El sistema de interrupciones del microcontrolador ATmega 2560 se caracteriza por ser: Un sistema vectorizado. Vectores programables para las diferentes interrupciones. Sistema autovectorizado o vectores fijos para las diferentes m fuentes de interrupción. Sistema no vectorizado. La detección de la fuente de interrupción requiere de una operación de consulta de registros de estado de los interfaces. Ninguna de las anteriores.

Cuando en el diseño de un computador hablamos de interrupciones. nos estamos refiriendo a: Una técnica para la transferencia de datos. Un método de sincronización. Tanto a una técnica de transferencia como a un método de sincronización. Todas las anteriores son falsas.

¿En cuál de los siguientes apartados se estaría haciendo referencia al transductor de un periférico?. Motor de una unidad lectora/grabadora de DVD. Diodo láser de un DVD. Cartucho de cinta magnética en una unidad de almacenamiento. Tóner de una impresora láser.

Muchos procesadores tienen instrucciones para general interrupciones por software tales como INT n. syscall. trap n y similares. Respecto al microcontrolador ATmega 2560 utilizado en las prácticas. ¿qué podríamos decir respecto a las interrupciones por software?. Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir. Dispone de instrucciones específicas para generar interrupciones por software de diversos tipos. Las interrupciones por software no son necesarias cuando se trabaja con microcontroladores por lo que no disponen de ellas. Todas las anteriores son falsas.

En la identificación de dispositivos que interrumpen en un sistema de interrupciones del procesador 18086. ¿Cuál de las siguientes afirmaciones es cierta?. Los dispositivos son identificados por el procesador mediante una consulta de estado. Se hace uso de una tabla de vectores de interrupción almacenada en memoria que tiene un tamaño de 1024 bytes. Dispone de un sistema vectorizado que es capaz de gestionar hasta 1024 líneas de interrupción. Todas las interrupciones son enmascarables.

En relación a las funciones típicas asociadas a un interfaz. ¿Cuál de las siguientes funciones no es tarea del interfaz?. Realizar conversiones de datos a formatos serie y/o paralelo. Generar una interrupción. Conceder el uso de los buses a un controlador de DMA cuando a los datos están listos para ser transferidos. Adaptación de señales eléctricas.

Respecto de la gestión de interrupciones en un procesador 18086, podemos afirmar que: El sistema de interrupciones es vectorizado y el atendimiento de la interrupción consiste en ejecutar el código de la rutina de servicio que se encuentra en la dirección de memoria: 4x N" vector. Cuando se produce una interrupción el procesador salta a una posición de memoria fija para luego identificar el dispositivo que interrumpió. El sistema de interrupciones es vectorizado y puede hacer uso de hasta 1024 vectores distintos. Todas las anteriores afirmaciones son falsas.

En relación a las funciones típicas asociadas a un interfaz, ¿Cuál de las siguientes funciones no es tarea del interfaz?. Realizar conversiones de datos a formatos serie y/o paralelo. Generar una interrupción. Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para ser transferidos. Adaptación de señales eléctricas.

Respecto de la tabla de interrupciones del microcontrolador ATmega 2560, se puede afirmar que: Cada vector o entrada ocupa 2 bytes. Cada entrada en la tabla tiene una dirección de 32 bits que indica la ubicación de la ISR() del vector de interrupción. Cada entrada ocupa 4 bytes. Las opciones B) y C) son, ambas, ciertas.

Cuando en el diseño de un computador hablamos de interrupciones, nos estamos refiriendo a: Una técnica para la transferencia de datos. Un método de sincronización. Tanto a una técnica de transferencia como a un método de sincronización. Todas las anteriores son falsas.

¿Cuál de los siguientes apartados podría estar más relacionado con las técnicas de sincronización en un sistema computador?. Tabla de vectores de interrupción. Petición de transferencia de datos por DMA. Entrada/salida por programa. Procesador de entrada/salida.

Cuando necesitamos habilitar una interrupción interna en el microcontrolador ATmega 2560 (como el caso de las interrupciones de un timer), usado en la plataforma Arduino mega 2560, ¿a qué recursos tendríamos que acceder?. A la función attachInterrupt() e ISR() de Arduino. A los registros hardware del timer y a la función ISR() de Arduino. A los registros hardware del timer, al registro de estado del microcontrolador y a la función ISR() de Arduino. Según el tipo de interrupción del timer, podrían ser suficientes las opciones A) o B).

En un sistema de interrupciones basado en varios controladores i8259 conectados en cascada ¿cómo se indica a un controlador que es maestro (master) o esclavo (slave)?. Con la palabra de inicialización ICW3. Con la palabra ICW4 si está en modo de amplificación de señales (buffered). Siempre a través de un pin o patita del controlador de interrupciones. Todas las anteriores son falsas.

Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ6 utilice el vector de identificación 0x8E ¿Cuál de los siguientes comandos de inicialización sería el correcto para tal fin?. Programar el valor 0x80 como palabra ICW2. Programar el valor 0x8F como ICW1. Programar el valor 0x88 como palabra ICW2. Todos los anteriores comandos de inicialización son incorrectos.

Respecto de la gestión de interrupciones en un procesador I8086, podemos afirmar que: El sistema de interrupciones es vectorizado y el atendimiento de la interrupción consiste en ejecutar el código de la rutina de servicio que se encuentra en la dirección de memoria: 4x Nº vector. Cuando se produce una interrupción el procesador salta a una posición de memoria fija para luego identificar el dispositivo que interrumpió. El sistema de interrupciones es vectorizado y puede hacer uso de hasta 1024 vectores distintos. Todas las anteriores afirmaciones son falsas.

En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿cuál de las siguientes afirmaciones es falsa?. Los controladores pueden encadenarse para aumentar el número de canales de DMA. El tamaño de bloque máximo que puede transferirse es de 64K. Puede realizar transferencias de datos entre memoria y periféricos y de memoria a memoria. No tiene capacidad para inicializar un bloque de memoria con un valor dado.

En un procesador del tipo I8086, el acceso a los puertos de entrada-salida se realiza normalmente con instrucciones: Del tipo IN reg, port y OUT portx, reg. Con instrucciones específicas de acceso a puertos mapeados como memoria. Se accede indistintamente con instrucciones de los tipos a) y b) anteriores. Todas las anteriores son falsas.

En relación al uso de la consulta de estado en un sistema computador podemos decir que: El “overhead” o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos. El “overhead” o gasto de tiempo de CPU aumenta con los dispositivos lentos. Es una solución que exige modificaciones hardware adicionales no siempre al alcance. Es una técnica difícil de implementar a nivel de protocolos.

Si en la programación de un sistema de interrupciones basado en el controlador i8259 enviamos el byte 11101000 como palabra ICW3 a un controlador, podremos afirmar que: Estamos diseñando un sistema de interrupciones de hasta 36 niveles de interrupción. Estamos programando un controlador esclavo o maestro indicándole que utilice el vector 0xE8 para la línea IRQ0. Estamos programando un controlador esclavo. Todas las anteriores son falsas.

Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ7 obtenga la dirección de la rutina de servicio de la posición de memoria 0x1DC entonces se habrá de: Programar el valor 0x07 como palabra ICW2. Programar el valor 0x77 como ICW2. Programar el valor 0xDC como palabra ICW2. Todos los anteriores comandos de inicialización son incorrectos.

¿Cuál de las siguientes funciones no corresponden a un interfaz de periférico?. Ejecución de instrucciones de entrada/salida tipo IN/OUT. Conversión y/o adaptación de formatos de datos. Almacenamiento temporal de información. Corrección de posibles errores en las transmisiones.

Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para: Realizar transferencias de memoria a periférico. Realizar transferencias de memoria a memoria. Almacenamiento intermedio en las transferencias de datos desde un periférico rápido a memoria. Almacenamiento intermedio en transferencias de datos de memoria a periférico lento.

¿Cuál de los siguientes apartados podría estar más relacionado con las técnicas de sincronización en un sistema computador?. Tabla de vectores de interrupción. Petición de transferencia de datos por DMA. Entrada/salida por programa. Procesador de entrada/salida.

Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel, ¿cuál de las siguientes afirmaciones es cierta?. Los puertos de los periféricos se seleccionan en base a su dirección que se encuentra en el bus de direcciones. Los puertos son seleccionados por la señal DACK del controlador DMA. El direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT. Los puertos se seleccionan mediante las señales de control IORD/IOWR (lectura/escritura en puertos).

En relación al sistema de E/S en sistemas computadores con procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?. Las instrucciones IN/OUT pueden utilizarse para acceder a los puertos mapeados como memoria (memory mapped I/O). Los registros de los controladores o interfaces de E/S se encuentran mapeados en el espacio de E/S. Soporta hasta 128k puertos diferentes mapeados en el espacio de E/S. Todas las anteriores son falsas.

En general, el atendimiento de una interrupción por los procesadores tales como el I8086 o microcontrolador ATmega 2560, se realiza mediante una rutina de servicio que debe terminar en: Siempre con una instrucción especial de retorno que afecta al contador de programa y al estado del procesador. Una instrucción de retorno con el mismo código de operación que el retorno de una función, método o subrutina en programación. Una instrucción de salto a la dirección siguiente de la instrucción interrumpida. Ninguna de las anteriores.

El protocolo de "handshake" es propio de: Un bus serie síncrono. Un bus paralelo síncrono. Un bus paralelo o serie asíncrono. Cualquiera de los buses anteriores.

En un sistema de interrupciones con gestión de prioridades por Daisychain y vectorizado ¿cuál de las siguientes afirmaciones es cierta?. La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la identificación de los dispositivos se realiza por consulta de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los dispositivos se realiza leyendo sus registros de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el dispositivo se identifica por un dato que deposita en el bus. Todas las respuestas dadas son falsas.

La interconexión de dispositivos de velocidades similares mediante un bus largo, exige un protocolo de bus: Síncrono. Semisíncrono. Asíncrono. Cualquiera de los anteriores.

Muchos procesadores tienen instrucciones para general interrupciones por software tales como INT n, syscall, trap n y similares. Respecto al microcontrolador ATmega 2560 utilizado en las prácticas, ¿qué podríamos decir respecto a las interrupciones por software?. Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir. Dispone de instrucciones específicas para generar interrupciones por software de diversos tipos. Las interrupciones por software no son necesarias cuando se trabaja con microcontroladores por lo que no disponen de ellas. Todas las anteriores son falsas.

¿Qué efecto tiene en el controlador de interrupciones PIC8259 el envío de un comando de "final de interrupción no específico"?. Pone a cero (resetea) el bit activo más prioritario del registro IRR. Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio. Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para dejar la línea IRQn preparada para otra petición de interrupción. Todas las anteriores son falsas.

En la conexión de diferentes dispositivos a un bus síncrono: Solo se admite la conexión de dispositivos que sean igual de rápidos. Podemos conectar dispositivos sin que importe sus velocidades. El protocolo de comunicaciones maneja una señal de ready o listo. Todas las anteriores son falsas.

En un modelo simplificado de periférico, un transductor es un dispositivo que tiene la funcionalidad de: Transferir información de acuerdo a un protocolo. Convertir un tipo de energía en otro. Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos. Todas las anteriores son falsas.

Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel, ¿cuál de las siguientes afirmaciones es cierta?. Los puertos de los periféricos se seleccionan en base a su dirección que se encuentra en el bus de direcciones. Los puertos son seleccionados por la señal DACK del controlador DMA. El direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT. Los puertos se seleccionan mediante las señales de control IORD/IOWR (lectura/escritura en puertos).

En el diseño de un bus asíncrono, ¿cuál de los siguientes elementos es innecesario?. Señal de ready o listo. Señales de datos. Señal de reloj. Todos los anteriores son necesarios.

En un sistema de interrupciones con gestión de prioridades por Daisychain y vectorizado ¿cuál de las siguientes afirmaciones es cierta?. La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la identificación de los dispositivos se realiza por consulta de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los dispositivos se realiza leyendo sus registros de estado. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el dispositivo se identifica por un dato que deposita en el bus. Todas las respuestas dadas son falsas.

Cuando el diseño de un sistema de interrupciones se realiza conectando varios PIC8259 en cascada y en modo "buffering", el maestro-esclavo se define a través de. Palabra OCW3. Palabra OCW2. Palabra ICW3. Palabra ICW4.

El sistema de interrupciones EXTERNO del ATmega 2560, consta de un total de: 8 líneas de interrupción. 24 líneas de interrupción. 32 líneas de interrupción. Ninguna de las anteriores.

El sistema de interrupciones del microcontrolador ATmega 2560 se caracteriza por ser: Un sistema vectorizado. Vectores programables para las diferentes interrupciones. Sistema autovectorizado o vectores fijos para las diferentes fuentes de interrupción. Sistema no vectorizado. La detección de la fuente de interrupción requiere de una operación de consulta de registros de estado de los interfaces. Ninguna de las anteriores.

Si en un determinado entorno se oye debatir sobre los aspectos de diseño de un sistema de E/S, ¿cuál de las siguientes afirmaciones es coherente y correcta?. La identificación del dispositivo que interrumpe se realizará mediante la técnica de daisy-chain. Las transferencias de datos se realizarán mediante consulta de estado y sincronización por DMA. Las prioridades de los dispositivos es establecerán con la técnica daisy-chain y las transferencias de datos por DMA. La sincronización por consulta de estado con bucle de espera en dispositivos lentos no supone un “overhead” para el procesador.

En general, el atendimiento de una interrupción por los procesadores tales como el I8086 o microcontrolador ATmega 2560, se realiza mediante una rutina de servicio que debe terminar en: Siempre con una instrucción especial de retorno que afecta al contador de programa y al estado del procesador. Una instrucción de retorno con el mismo código de operación que el retorno de una función, método o subrutina en programación. Una instrucción de salto a la dirección siguiente de la instrucción interrumpida. Ninguna de las anteriores.

En general, el atendimiento de una interrupción por los procesadores tales como el I8086 o microcontrolador ATmega 2560, se realiza mediante una rutina de servicio que debe terminar en: Siempre con una instrucción especial de retorno que afecta al contador de programa y al estado del procesador. Una instrucción de retorno con el mismo código de operación que el retorno de una función, método o subrutina en programación. Una instrucción de salto a la dirección siguiente de la instrucción interrumpida. Ninguna de las anteriores.

Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para: Realizar transferencias de memoria a periférico. Realizar transferencias de memoria a memoria. Almacenamiento intermedio en las transferencias de datos desde un periférico rápido a memoria. Almacenamiento intermedio en transferencias de datos de memoria a periférico lento.

Si en un programa para el procesador I8086 tenemos la secuencia de instrucciones 1) [MOVE reg, dato] y 2) [OUT puerto, reg] entonces podríamos afirmar que el puerto está mapeado como: Entrada/salida o memoria, dependiendo del modo de direccionamiento utilizado para especificar el puerto. Memoria. Entrada/salida. Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la señal IO/M’ del procesador.

Respecto a la conexión de los diversos componentes de un sistema computador a través de buses compartidos, podemos decir que: La conexión más frecuente hoy en día es hacer uso de un único bus compartido por todos los componentes del sistema. Es más eficiente organizar el sistema como una jerarquía de buses según prestaciones de los dispositivos. El rendimiento no depende de la organización de los buses sino solo de las velocidades de los dispositivos a conectar. Todas las anteriores son falsas.

En el sistema de interrupciones del ATmega 2560, ¿Qué funcionalidad tienen los registros EICRA y EICRB?: Registro de máscara. Registro de habilitación de interrupciones externas. Definen la sensibilidad o modo de disparo de las interrupciones internas. Todas las anteriores son falsas.

En la identificación de dispositivos que interrumpen en un sistema de interrupciones del procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?. Los dispositivos son identificados por el procesador mediante una consulta de estado. Se hace uso de una tabla de vectores de interrupción almacenada en memoria que tiene un tamaño de 1024 bytes. Dispone de un sistema vectorizado que es capaz de gestionar hasta 1024 líneas de interrupción. Todas las interrupciones son enmascarables.

En el sistema de interrupciones del ATmega 2560, ¿Qué funcionalidad tienen los registros EICRA y EICRB?: Registro de máscaras. Registro de habilitación de interrupciones externas. Definen la sensibilidad o modo de disparo de las interrupciones internas. Todas las anteriores son falsas.

En el diseño de un bus asíncrono, ¿cuál de los siguientes elementos es innecesario?. Señal de ready o listo. Señales de datos. Señal de reloj. Todos los anteriores son necesarios.

Si en un programa para el procesador I8086 tenemos la secuencia de instrucciones 1) [MOVE reg, dato] y 2) [OUT puerto, reg] entonces podríamos afirmar que el puerto está mapeado como: Entrada/salida o memoria, dependiendo del modo de direccionamiento utilizado para especificar el puerto. Memoria. Entrada/salida. Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la señal IO/M’ del procesador.

Si en un determinado entorno se oye debatir sobre los aspectos de diseño de un sistema de E/S, ¿cuál de las siguientes afirmaciones es coherente y correcta?. La identificación del dispositivo que interrumpe se realizará mediante la técnica de daisy-chain. Las transferencias de datos se realizarán mediante consulta de estado y sincronización por DMA. Las prioridades de los dispositivos es establecerán con la técnica daisy-chain y las transferencias de datos por DMA. La sincronización por consulta de estado con bucle de espera en dispositivos lentos no supone un “overhead” para el procesador.

¿Qué efecto tiene en el controlador de interrupciones PIC8259 el envío de un comando de "final de interrupción no específico"?. Pone a cero (resetea) el bit activo más prioritario del registro IRR. Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio. Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para dejar la línea IRQn preparada para otra petición de interrupción. Todas las anteriores son falsas.

El sistema de interrupciones EXTERNO del ATmega 2560, consta de un total de: 8 líneas de interrupción. 24 líneas de interrupción. 32 líneas de interrupción. Ninguna de las anteriores.

¿Cuál de las siguientes funciones no corresponden a un interfaz de periférico?. Ejecución de instrucciones de entrada/salida tipo IN/OUT. Conversión y/o adaptación de formatos de datos. Almacenamiento temporal de información. Corrección de posibles errores en las transmisiones.

Cuando se lee el bit de reconocimiento (Ack) en el bus I2C, si su valor es “0” …. significa que no está disponible y permanezco leyéndolo hasta que cambie a 1. significa que está disponible para continuar. significa que no está disponible y que debo reiniciar la transferencia desde el START. Tengo que leer la señal SCL para ver si ha sido “intervenida” poniéndola a 0, y en ese caso esperar a que la liberen.

Respecto del uso del sistema de memoria del microcontrolador ATmega 2560, ¿Cuál de las siguientes afirmaciones es cierta?. El acceso a la memoria EEPROM se realiza de igual forma que la SRAM. Los programas de usuario se almacenan en el área de boot de la memoria flash. El acceso a la memoria EEPROM se realiza a través de unos registros. La sección de boot de la memoria flash siempre es más grande que la sección dedicada a las aplicaciones ya que tiene que dar cabida al sistema operativo.

¿Cuál de las siguientes afirmaciones respecto a la CPU del microcontrolador ATmega2560 es cierta?. El procesador tiene un repertorio de instrucciones complejo. El microntrolador tiene una arquitectura Von Neumann. La mayoría de las instrucciones son de 16 bits. Todas las anteriores son ciertas.

En el funcionamiento del Timer 0 del microcontrolador ATmega 2560 y en la nomenclatura utilizada por la hoja de datos del fabricante, ¿Cuál de las siguientes afirmaciones respecto de los parámetros MAX y TOP es cierta?. El valor de TOP, puede ser mayor o menor al valor de MAX dependiendo del tipo de onda que se quiera generar. El valor de TOP siempre será menor o igual al valor de MA. El valor de TOP siempre es fijo y es prefijado por la estructura del timer. Todas las anteriores son falsas.

Los sistemas empotrados que se integran en los aparatos domésticos con fines de control, en general, se caracterizan por ser: De alto rendimiento. De alto coste. De bajo consumo. De bajo consumo y de alto coste.

En el bus I2C el “receptor” es …: El dispositivo que envía datos al Bus. El dispositivo que recibe datos desde el Bus. El dispositivo que inicia una transferencia, genera las señales del reloj y termina un envío de datos. El dispositivo direccionado por un máster.

Los “bus transceivers”: Pueden funcionar alternativamente como “driver” y como “receiver” y por lo tanto debe existir una señal de control para especificarlo. Están asociados específicamente a los puertos de entrada del computador y se utilizan para elevar el nivel de señal. Se utilizan en la jerarquía de buses PCI (arquitectura entreplanta) para poder acoplar el bus más lento con el superior más rápido. Se han introducido con las versiones serie de los buses, como el PCI _Express, en el que hay que implementar los canales bidireccionales de comunicación.

El embedded ATmega2560 posee un conversor analógico-digital ... tipo flash de 10 bits de precisión. por aproximaciones sucesivas y 10 bits de precisión. de doble pendiente de 12 bits de precisión. por aproximaciones sucesivas y 16 bits de precisión.

Los drivers de bus con salida “open-colector”: Es necesario que tenga una resistencia de “pull-up” y funciona como un OR-implicito. Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implicito. Es necesario que tenga una resistencia de “pull-down” y funciona como un AND-implicito. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implicito.

El conversor Digital-Analógico (DAC) en escalera R/2R ... no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits. es el menos escalable de todos. tiene un coste de implementación de 2n resistencias y transistores. Todas las otras son falsas.

El Conversor Digital-Analógico (DAC) por división de voltaje ... es que se suele usar porque minimiza el número de resistencias y transistores necesarios. no se usa porque el número de resistencias es bajo pero el de transistores es elevado. no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits. Todas las otras son falsas.

Un sensor es un dispositivo.. que responde a un “estímulo” físico y proporciona una respuesta según una relación precisa. que produce una acción física respuesta a una señal de entrada precisa. que mide el voltaje que existe en un punto preciso de un circuito de la placa del procesador. Ninguna de las otras es cierta.

De los espacios de direccionamiento del MCU ATmega 2560, se puede afirmar que: Las instrucciones de tipo load/store solo pueden acceder a los datos residentes en la memoria SRAM de 8KB. Las instrucciones de tipo IN/OUT pueden acceder a los registros de todos los interfaces. Las instrucciones de tipo IN/OUT pueden acceder a los registros del procesador. Todas las anteriores son falsas.

En la generación de formas de onda por el Timer 0 del microcontrolador ATmega 2560, ¿Cuál de las siguientes señales NO se puede generar?. Doble rampa. Onda cuadrada. Señal con modulación de ancho de pulso. Señal periódica en forma de pulso.

¿Cuál de las siguientes combinaciones de interfaces es la soportada por un microcontrolador ATmega 2560?. Serial, SATA, I2C, SPI. I2c, Serial, SPI, 6 timers. SPI, I2c, Serial, 8 entradas analógicas. Ninguna de las anteriores.

En relación a los diferentes modos de ahorro de energía que tiene el microcontrolador ATmega 2560, ¿Cuál de las siguientes afirmaciones es cierta?. Tiene dos modos básicos para el ahorro de energía: idle y standby. De un modo de ahorro energético solo se puede salir con un reset. De cualquier modo de ahorro energético siempre se puede salir con una interrupción externa. La CPU puede estar operativa en alguno de los modos de ahorro de energía.

Todos sensores de temperatura ... se caracterizan por tener un coeficiente positivo de temperatura. se caracterizan por tener un coeficiente negativo de temperatura. están basado en semiconductores (óxido-metal). Ninguna de las otras es cierta.

Los drivers de bus tipo “Totem-Pole”: Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implícito. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito. Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta impedancia o “threestate”). Todas las otras son falsas.

Durante la transferencia de los bits en el bus I2C …. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 1 y los mantiene estable mientras la señal de reloj SCL está a 0. El receptor lee el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1. Mientras la señal de reloj SCL está a 1 se da tiempo para que el transmisor ponga la información en el SDA y la lea el receptor, y mientras SCL está a 0, se da tiempo para preparar el siguiente bit. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1.

El Conversor Analógico-Digital (ADC) tipo flash ... tiene una elevada inmunidad al ruido y una elevada exactitud. es sencillo y barato, con una buen compromiso entre coste y velocidad, con precisión intermedia. es el más rápido, limitado solo por la cantidad de comparadores disponibles. Todas las otras son falsas.

La relación que existe entre los valores de entrada y salida de un sensor ... se representa por un coeficiente que puede ser positivo o negativo. es la impedancia de entrada. es la función de transferencia. Todas las otras son falsas.

Las condiciones “Inicio” (Start) y/o “Parada” (Stop) en el bus I2C: Son siempre generadas por el “Esclavo” (Slave). Son siempre generadas por el “Maestro” (Master). Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión, aunque el receptor puede utilizar la de “Parada” (Stop) para detener la transmisión si no pudiese continuar recibiendo datos.

El foto transistor ... tiene el emisor expuesto a la luz y reacciona a ella permitiendo la conducción entre la base y el emisor. tiene el colector expuesto a la luz y reacciona a ella permitiendo la conducción entre el colector y la base. tiene la base expuesta a la luz y reacciona a ella permitiendo la conducción entre el colector y el emisor. todas las otras son falsas.

¿Cuál de las siguientes afirmaciones respecto al microcontrolador ATmega 2560 es FALSA?. Tiene 8KB de memoria SRAM ampliable de forma externa hasta un máximo de 32 KB en total. El tamaño máximo de la memoria SRAM que podemos utilizar es de 64 KB. El microcontrolador se comercializa con diferentes cantidades de memoria SRAM, existiendo versiones de hasta 64KB. Todas las anteriores son falsas.

Cada puerto del microcontrolador ATmega 2560 lleva asociado tres registros: DDRx, PORTx y PINx. ¿Cuál de las siguientes afirmaciones es cierta?. El puerto DDRx se utiliza para la salida de datos. El puerto PINx se utiliza para leer los pines de entrada. Los puertos son de lectura o escritura. Todas las anteriores son falsas.

Cada puerto x del microcontrolador ATmega 2560 lleva asociado tres registros: DDRx, PORTx y PINx. ¿Cuál de las siguientes afirmaciones es cierta?. El registro DDRx se utiliza para la salida de datos. El registro PINx se utiliza para la entrada de datos o leer el estado de los pines asociados al puerto. Estos registros, solo se pueden leer o escribir. Todas las anteriores son falsas.

El sistema de memoria del microcontrolador ATmega 2560 consta de las siguientes configuraciones: 256KB flash, 16KB SRAM y 2KB EEPROM. 64KB flash, 8KB SRAM y 4KB EEPROM. 256KB flash, 8KB SRAM y 4KB EEPROM. Ninguna de las anteriores.

El conversor analógico digital que utiliza el procesador ATmega2560 estudiado en clase contiene ... usa un circuito sumador ponderado. usa un circuito divisor de voltaje. usa un circuito con una escalera de resistencias R/2R. Ninguna de las otras es cierta.

La función de transferencia ... es una función matemática lineal. es una función matemática no lineal. expresa la relación que existe entre la entrada y la salida. todas son ciertas.

La pendiente de la función de transferencia de un sensor es su. rango útil. resolución. margen dinámico de uso. sensibilidad.

El conversor Digital-Analógico (DAC) en escalera R/2R ... no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits. es el menos escalable de todos. tiene un coste de implementación de 2n resistencias y transistores. Todas las otras son falsas.

Todos sensores de temperatura ... se caracterizan por tener un coeficiente positivo de temperatura. se caracterizan por tener un coeficiente negativo de temperatura. están basado en semiconductores (óxido-metal). Ninguna de las otras es cierta.

Los drivers de bus tipo “Totem-Pole”: Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implícito. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito. Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta impedancia o “threestate”). Todas las otras son falsas.

El foto transistor ... tiene el emisor expuesto a la luz y reacciona a ella permitiendo la conducción entre la base y el emisor. tiene el colector expuesto a la luz y reacciona a ella permitiendo la conducción entre el colector y la base. tiene la base expuesta a la luz y reacciona a ella permitiendo la conducción entre el colector y el emisor. todas las otras son falsas.

En el funcionamiento del Timer 0 del microcontrolador ATmega 2560 y en la nomenclatura utilizada por la hoja de datos del fabricante, ¿Cuál de las siguientes afirmaciones respecto de los parámetros MAX y top es cierta?. El valor de top puede ser mayor o menor al valor de MAX dependiendo del tipo de onda que se quiera generar. El valor de top siempre será menor o igual al valor de MAX. El valor de top siempre es fijo y es prefijado por la estructura del timer. Todas las anteriores son falsas.

En la generación de señales PWM con los timers del microcontrolador ATmega 2560, ¿Cuál de las siguientes afirmaciones es cierta?. El rango de frecuencias de las señales PWM es mayor cuando el TOP es definido por el registro OCRxA. El rango de frecuencias de las señales PWM solo depende del valor N del prescaler. Un timer de 16 bits, siempre genera tres señales PWM simultáneas, pero de diferentes frecuencias. Todas las anteriores son falsas.

Un sistema empotrado para controlar un sistema anticolisión en un coche sería clasificado como un: Soft real-time embedded system. Mobile embedded system. Hard real-time embedded system. Networked embedded system.

¿Cuál de las siguientes afirmaciones respecto al microcontrolador ATmega 2560 es FALSA?. Tiene 8KB de memoria SRAM ampliable de forma externa hasta un máximo de 32 KB en total. El tamaño máximo de la memoria SRAM que podemos utilizar para almacenar variables es de 64 KB. El microcontrolador se comercializa con diferentes cantidades de memoria SRAM, existiendo versiones de hasta 64KB. Todas las anteriores son falsas.

La función de transferencia ... es una función matemática lineal. es una función matemática no lineal. expresa la relación que existe entre la entrada y la salida. todas son ciertas.

Todos sensores de temperatura ... se caracterizan por tener un coeficiente positivo de temperatura. se caracterizan por tener un coeficiente negativo de temperatura. están basado en semiconductores (óxido-metal). Ninguna de las otras es cierta.

Durante la transferencia de los bits en el bus I2C …. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 1 y los mantiene estable mientras la señal de reloj SCL está a 0. El receptor lee el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1. Mientras la señal de reloj SCL está a 1 se da tiempo para que el transmisor ponga la información en el SDA y la lea el receptor, y mientras SCL está a 0, se da tiempo para preparar el siguiente bit. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1.

El Conversor Analógico-Digital (ADC) tipo flash .. tiene una elevada inmunidad al ruido y una elevada exactitud. es sencillo y barato, con una buen compromiso entre coste y velocidad, con precisión intermedia. es el más rápido, limitado solo por la cantidad de comparadores disponibles. Todas las otras son falsas.

Un sensor es un dispositivo... que responde a un “estímulo” físico y proporciona una respuesta según una relación precisa. que produce una acción física respuesta a una señal de entrada precisa. que mide el voltaje que existe en un punto preciso de un circuito de la placa del procesador. Ninguna de las otras es cierta.

El conversor analógico digital que utiliza el procesador ATmega2560 estudiado en clase contiene ... usa un circuito sumador ponderado. usa un circuito divisor de voltaje. usa un circuito con una escalera de resistencias R/2R. Ninguna de las otras es cierta.

Las condiciones “Inicio” (Start) y/o “Parada” (Stop) en el bus I2C: Son siempre generadas por el “Esclavo” (Slave). Son siempre generadas por el “Maestro” (Master). Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión, aunque el receptor puede utilizar la de “Parada” (Stop) para detener la transmisión si no pudiese continuar recibiendo datos.

Cuando se lee el bit de reconocimiento (Ack) en el bus I2C, si su valor es “0” …. significa que no está disponible y permanezco leyéndolo hasta que cambie a 1. significa que está disponible para continuar. significa que no está disponible y que debo reiniciar la transferencia desde el START. Tengo que leer la señal SCL para ver si ha sido “intervenida” poniéndola a 0, y en ese caso esperar a que la liberen.

¿Cuál de las siguientes configuraciones de memoria es correcta para el microcontrolador ATmega 2560?. 256KB flash, 8KB SRAM y 4KB EEPROM. 64KB flash, 8KB SRAM y 4KB EEPROM. 256KB flash, 16KB SRAM y 2KB EEPROM. Ninguna de las anteriores.

Los timers del microcontrolador Atmega 2560 se pueden utilizar para: Generar señales senoidales. Generar señales en diente de sierra. Generar señales digitales (0/1). Para cualquiera de las anteriores funciones.

¿Cuál de las siguientes opciones sería la más apropiada para definir un microcontrolador?. Un sistema de cómputo formado por procesador y memoria que luego se puede ampliar con una gran variedad de interfaces de entrada/salida disponibles en el mercado. Un sistema de cómputo de propósito específico que, integra, en un mismo chip, el procesador, la memoria y la entrada/salida aunque de alto consumo energético. Un sistema de cómputo de propósito específico orientado a tareas de control y de bajo coste. Un sistema de cómputo con las características de B) y C).

Los sistemas empotrados que se integran en los aparatos domésticos con fines de control, en general, se caracterizan por ser: De alto rendimiento. De alto coste. De bajo consumo. De bajo consumo y de alto coste.

Los “bus transceivers”: Pueden funcionar alternativamente como “driver” y como “receiver” y por lo tanto debe existir una señal de control para especificarlo. Están asociados específicamente a los puertos de entrada del computador y se utilizan para elevar el nivel de señal. Se utilizan en la jerarquía de buses PCI (arquitectura entreplanta) para poder acoplar el bus más lento con el superior más rápido. Se han introducido con las versiones serie de los buses, como el PCI _Express, en el que hay que implementar los canales bidireccionales de comunicación.

En el bus I2C el “receptor” es …: El dispositivo que envía datos al Bus. El dispositivo que recibe datos desde el Bus. El dispositivo que inicia una transferencia, genera las señales del reloj y termina un envío de datos. El dispositivo direccionado por un máster.

Los drivers de bus tipo “Totem-Pole”: Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implícito. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito. Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta impedancia o “three-state”). Todas las otras son falsas.

La pendiente de la función de transferencia de un sensor es su. rango útil. resolución. margen dinámico de uso. sensibilidad.

La relación que existe entre los valores de entrada y salida de un sensor ... se representa por un coeficiente que puede ser positivo o negativo. es la impedancia de entrada. es la función de transferencia. Todas las otras son falsas.

El embedded ATmega2560 posee un conversor analógico-digital ... tipo flash de 10 bits de precisión. por aproximaciones sucesivas y 10 bits de precisión. de doble pendiente de 12 bits de precisión. por aproximaciones sucesivas y 16 bits de precisión.

El Conversor Digital-Analógico (DAC) por división de voltaje ... es que se suele usar porque minimiza el número de resistencias y transistores necesarios. no se usa porque el número de resistencias es bajo pero el de transistores es elevado. no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits. Todas las otras son falsas.

En una impresora de chorro de tinta continua, ¿Cuás de las siguientes afirmaciones es cierta?. Dispone de cabezales de impresión de tecnología térmica. El cabezal lanza un chorro tinta continua a presión elevada generada por una bomba. Dispone de cabezales de impresión de tecnología piezoeléctrica que permite distancias moderadamente largas entre cabezal y papel. Las gotas de tinta son generadas por un sistema ultrasónico y su trayectoria controlada por un campo electrostático variable.

Para aumentar la capacidad en los discos modernos: Se utiliza grabación mediante dominio magnéticos trasversales combinado con pistas helicoidales y lectura mediante sensor GMR. Se utiliza grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR. Se utilizan cabezales únicos lectura y escritura de MnFe (más ligeros) que permiten crear y leer los dominios magnéticos transversales. Se utilizan cabezales “thin film inductive read/write” (más ligeros) que permiten crear y leer los dominios magnéticos transversales. Todas las anteriores son falsas.

La tecnología de los puntos cuánticos basa su funcionamiento en: Un nuevo tipo de cristal líquido. Nuevos diodos láseres que general luz de calidad muy superior. Tecnología de led orgánico. Ninguna de las anteriores.

¿Qué ancho de banda (MB/seg) se puede conseguir con un bus PCIe 2.0 de 4 carriles o lanes (x4) por cada dirección?. 2 GB/seg. 8 GB/seg. 500 MB/seg. 1 GB/seg.

Las mejoras en la codificación de la señal (por ejemplo: RZ, NRZ, NRZI, FM, MFM, … etc.): Se han ido introduciendo obligadas por las mejoras en la tecnología de las cabezas de grabación en primer lugar, y posteriormente por la aparición de las cabezas de lectura mediante sensor MR y GMR. Se introdujeron para los sistemas que utilizaban dominios magnéticos longitudinales pero no son necesarias en la grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR. Han permitido tiempos de accesos más veloces y mejorar la capacidad de almacenamiento de una unidad con respecto al sistema más antiguo, usando el mismo medio y cabezas de lectura y de escritura. Son técnicas estándar de compresión de información aplicada a los medios magnéticos para mejorar el aprovechamiento del espacio. Todas las otras son falsas.

El domino magnético transversal (“perpendicular”): Es un creado por las cabezas GMR (Gigant Magneto-Resistence). Es un creado por las cabezas MR (Magneto-Resistence). Es un creado por las cabezas CMR (Colosal Magneto-Resistence). Es un creado por las cabezas TMR (Tunnel Magneto-Resistence). Todas las otras son falsas.

En una comparativa de pantallas táctiles resistivas frente a las capacitivas, podemos afirmar que: Las resistivas son más baratas que las capacitivas y no necesitan calibración. Las pantallas capacitivas dejan pasar menos luz que las resistivas necesitando tecnología OLED de iluminación. En las capacitivas se puede usar cualquier tipo de estilete siempre y cuando se presione adecuadamente. Las resistivas admiten cualquier tipo de puntero o estilete y necesitan de una operación de calibrado.

Un display 7 segmentos de cristal líquido de un dígito podría estar formado por varias capas superpuestas en orden, tales como: Espejo, filtro polarizador, electrodo común, LCD, segmentos y cristal protector. Espejo, filtro polarizador, electrodo común, LCD, segmentos, filtro polarizador, cristal protector. Filtro polarizador, espejo, electrodo común, LCD, segmentos, cristal protector. Ninguna de las anteriores organizaciones serían válidas.

La velocidad de rotación del disco duro …: Está relacionada directamente con la latencia media de acceso a los sectores. Está relacionada inversamente con la latencia media de acceso a los sectores. Está relacionada directamente con la velocidad de transferencia pero no con la latencia media de acceso a los sectores. Está relacionada directamente con el tiempo medio de posicionamiento de la cabeza sobre la pista. Está relacionada inversamente con el tiempo medio de posicionamiento de la cabeza sobre la pista. Todas las otras son falsas.

Las cabezas magnéticas de grabación perpendicular (“perpendicular recording”) …: Graban sobre un medio magnético compuesto de una capa superior creada a base de gránulos magnéticos orientados y una capa inferior que facilita la circulación horizontal del flujo magnético. Graban sobre un medio magnético de óxido de hierro. Han necesitado desde su creación calentar el medio magnético para posibilitar y estabilizar la escritura. Graban sobre un medio magnético AFC (“Anti-Ferromagnetic Coupled media”) creado por dos capas de material magnético (CoPtCrB) separadas por una finísima capa intermedia (Rutenio). Tienen que estar asociadas necesariamente a cabezas de lectura de “efecto túnel” MJT (“Magnetic Tunnel Junction”). Todas las otras son falsas.

Si los procesadores Sandy Bridge usan los chipsets de la serie 6x ¿cuál de los siguientes chipsets se podría usar con el procesador de cuarta generación Haswell?. H87. P67. B55. Q77.

El cristal líquido de tipo TN: Tiene una estructura en forma de hélice o torcida a 90º. Es una estructura en forma de espiral con ángulos de torsión entre 180º y 270º. Es capaz de transmitir la luz y oscurecerse cuando se le aplica un voltaje. Todas las anteriores son falsas.

En una memoria DDR2-667 ¿Cuál es la frecuencia (aproximada) de la señal de reloj?. 667 MHz. 266 MHz. 333 MHZ. Ninguna de las anteriores.

Las técnicas más avanzadas de “backlit” o iluminación trasera persiguen: Mejorar la resolución de las imágenes para visualizar las imágenes con más calidad y contraste. Controlar la fuente de luz en función de las imágenes a visualizar para conseguir mayores contrastes y calidades de visualización. Controlar la luz ambiental de forma indirecta para mejorar las condiciones lumínicas del entorno. Todas las anteriores son falsas.

En el proceso electrográfico que tiene lugar en el funcionamiento de una impresora láser para imprimir una página, ¿en cuál de los siguientes apartados se cita un orden correcto de las fases o etapas de impresión?. CargaCilindro-desarrollo-exposición-transferencia-limpieza- fijación-descarga. CargaCilindro-elaboración-exposición-transferencia-fijaciónlimpieza-descarga. CargaCilindro-exposición-elaboración-transferencia-fijacióndescarga-limpieza. En ninguna de las anteriores.

La detección y dirección del movimiento según las coordenadas x-y en un ratón de bola requiere de: Una pareja de emisor-receptor de luz infrarroja asociado a cada coordenada de movimiento. Dos parejas emisor-receptor que proporcionan dos ondas cuadradas desfasadas 90º eléctricos. Un total de 4 parejas de emisor-receptor, dos por cada coordenada, de luz infrarroja. Un diodo láser para iluminar la bola que reflejará la luz en su movimiento.

Las cabezas magnéticas de grabación perpendicular (“perpendicular recording”) …: Graban sobre un medio magnético compuesto de una capa superior creada a base de gránulos magnéticos orientados y una capa inferior que facilita la circulación horizontal del flujo magnético. Graban sobre un medio magnético de óxido de hierro. Han necesitado desde su creación calentar el medio magnético para posibilitar y estabilizar la escritura. Graban sobre un medio magnético AFC (“Anti-Ferromagnetic Coupled media”) creado por dos capas de material magnético (CoPtCrB) separadas por una finísima capa intermedia (Rutenio). Tienen que estar asociadas necesariamente a cabezas de lectura de “efecto túnel” MJT (“Magnetic Tunnel Junction”). Todas las otras son falsas.

La Ley de Faraday …: Es el principio físico en el que se basa el funcionamiento de las cabezas de lectura MR y GMR. Es la que explica cómo conseguir eliminar o neutralizar de forma permanente el campo magnético remanente presente en un material magnético mediante la aplicación de un campo magnético externo inverso y de magnitud adecuada. Establece que el aumento de rendimiento al introducir una determinada mejora está limitado por la fracción de tiempo que se utiliza la característica mejorada. Vale para calcular el campo magnético que conserva un material después de haberle aplicado un campo magnético externo lo suficientemente intenso para saturarlo y luego haberlo suprimido. Establece que la corriente inducida en un circuito es directamente proporcional a la rapidez con que cambia el flujo magnético que lo atraviesa. Tiene como una de sus conclusiones que se debe acelerar en caso común. Todas las otras son falsas.

Para aumentar la capacidad en los discos modernos: Se utiliza grabación mediante dominio magnéticos trasversales combinado con pistas helicoidales y lectura mediante sensor GMR. Se utiliza grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR. Se utilizan cabezales únicos lectura y escritura de MnFe (más ligeros) que permiten crear y leer los dominios magnéticos transversales. Se utilizan cabezales “thin film inductive read/write” (más ligeros) que permiten crear y leer los dominios magnéticos transversales. Todas las anteriores son falsas.

El bolígrafo digital con tecnología Anoto es un dispositivo de entrada de datos que: Dispone de una cámara que toma imágenes de las formas de los caracteres escritos por el usuario y las envía al computador. Siempre tiene que estar conectado al computador. La escritura se almacena como datos vectoriales que se obtienen a partir de imágenes del patrón de puntos que subyace en el papel donde se escribe. Detecta el movimiento de la mano o gestos para desencadenar la ejecución de alguna acción.

Las medida de capacidad expresada como ...: “Mega” significa (2^20) 1048576 y “Mebi” significa (10^6) 1000000. Mega” significa (10^6) 1000000 y “Mebi” significa (2^10) 1024. Mega” significa (2^10) 1024 y “Mebi” significa (10^6) 1000000. Mega” significa (10^6) 1000000 y “Mebi” significa (2^20) 1048576. Todas las otras son falsas.

En las impresoras láser ¿qué papel desempeña el cilindro fotoconductor?. Es el dispositivo que con ayuda de calor fija el tóner al papel. Es un dispositivo fotoconductor en el que quedan atrapados los electrones cuando se somete a un proceso de carga y se descarga cuando incide la luz. Es un cilindro que se carga en los puntos donde incide el láser y donde posteriormente se adhiere el tóner para transferirlo al papel. Es la fuente de luz láser de la impresora.

El código de barras bidimensional QR se caracteriza porque: La huella de impresión siempre es cuadrada y del mismo tamaño. La versión del símbolo depende de la cantidad de información a almacenar y del dispositivo de impresión del código de barras. Los puntos que forman cada módulo son más gruesos o más finos dependiendo de la información a almacenar. Todas las anteriores son falsas.

La velocidad de rotación del disco duro …: Está relacionada directamente con la latencia media de acceso a los sectores. Está relacionada inversamente con la latencia media de acceso a los sectores. Está relacionada directamente con la velocidad de transferencia pero no con la latencia media de acceso a los sectores. Está relacionada directamente con el tiempo medio de posicionamiento de la cabeza sobre la pista. Está relacionada inversamente con el tiempo medio de posicionamiento de la cabeza sobre la pista. Todas las otras son falsas.

Los buses de sistema de un PC, accesibles a través de conectores residentes en las placas base, han evolucionado en el tiempo de forma que: Son buses paralelos, pero con mejoras importantes y rendimientos similares a los del PCI Express. Son buses seriales con conexiones punto a punto que prácticamente han sustituido a los buses paralelos. El bus USB3.0/3.1 gana terreno y se consolida como la principal alternativa como bus del sistema. Ninguna de las anteriores.

Cuando afronta la adquisición de una pantalla LCD en la que se requiere un alto contraste dinámico entonces sería mejor fijarse o comprar una pantalla con tecnología: Edge led. Local dimming. Full array leds. Una pantalla que incluya todas las anteriores tecnologías.

Un módulo de memoria PC4-12800 trabaja a una frecuencia real de: 12.8 GHz. 1600 MHz. 800 MHz. Ninguna de las anteriores.

En relación a las diferentes tecnologías de teclados ¿Cuál de las siguientes afirmaciones es cierta?. Los teclados de membrana son más duraderos que los mecánicos. Los teclados tipo tijera tienen un recorrido de tecla mayor que los de membrana. El teclado mecánico es el de mayor durabilidad medida en millones de pulsaciones. Los teclados de tecnología mecánica es la más antigua y barata.

Las mejoras en las pantallas LCD al utilizar la organización matricial activa se debe a: El uso de cristal líquido tipo STN. El uso de un transistor de película delgada conjuntamente con un condensador. Utilizar puntos cuánticos para generar luz de calidad. Uso conjunto de todas las anteriores.

A partir de los datos publicados por los fabricantes de memorias del tipo DDR-4 se puede concluir que: Son más rápidas, de mayor capacidad y mayor consumo de potencia. El voltaje se reduce respecto a DDR3, mejora el ancho de banda y el consumo de potencia disminuye. El voltaje se reduce respecto a DDR3, mejora el ancho de banda y el consumo de potencia relativamente igual. Todas las anteriores son falsas.

Una memoria DDR3-1600, doble canal, en una placa base de un PC proporciona un ancho de banda de: 12,8 GB/seg. 25,6 GB/seg. 21,3 GB/seg. 17,0 GB/seg. Ninguna de las anteriores.

En una placa base dotada de un procesador Ivy Bridge ¿qué es la conexión Direct Media Interface (DMI)?. Un interfaz para pantallas gráficas. Una conexión para almacenamiento de datos. Una conexión serie entre el procesador y el chipset. Todas las anteriores son falsas.

La orientación de las moléculas en un cristal líquido se puede cambiar con la ayuda de: Un campo eléctrico de alto voltaje. Una fuente de luz polarizada. Un campo eléctrico generado por una corriente continua. Ninguna de las anteriores.

Una tarjeta estándar PCI Express 2.0 (x4) consta de: Cuatro canales de transmisión de dos hilos (TX/RX) cada uno, con capacidad para transmitir y recibir “unos” y “ceros” según el voltaje de las líneas TX/RX respecto de tierra. Cuatro canales o lanes de comunicación. Cada canal está formado por 2 pares de hilos: uno para recibir y otro para transmitir en modo diferencial. Cuatro canales de comunicación o lanes, formado cada uno de ellos por un par de hilos o señales que trabajan en modo diferencial. Ninguno de los anteriores.

¿Cual de las siguientes interfaces no está disponible en el microcontrolador ATmega 2560?. I2C. SPI. Bluetooth. Serial.