T.4.3 AC UJA

En los procesadores superescalares, las instrucciones se retiran o completan de manera ordenada, lo cual es fundamental para mantener la consistencia fuerte del procesador. V. F.

Una instrucción que ha finalizado su ejecución (estado 'f') puede ser retirada del ROB y sus resultados volcados al banco de registros inmediatamente, incluso si las instrucciones que le preceden siguen en ejecución. V. F.

El Buffer de Reorden (ROB) utiliza un puntero de Cola que apunta a la siguiente instrucción a retirar y un puntero de Cabecera que apunta a la siguiente posición libre para introducir nuevas instrucciones. V. F.

Los valores almacenados en el ROB se transfieren al banco de registros a intervalos regulares, pero solo si cumplen la condición de que sus bits de "válido" y "último" estén en 1. V. f.

El propósito principal de la retirada en orden es permitir que las instrucciones se ejecuten fuera de orden sin violar la consistencia secuencial del programa. V. F.

La Estación de Reserva (Reservation Station) es una estructura de datos que contiene la información de una instrucción que ha sido decodificada y está esperando obtener sus operandos para ser enviada a la Unidad Funcional (UF). v. F.

Si un operando requerido por una instrucción aún no está disponible porque se está calculando, el campo IS1 o IS2 de la Estación de Reserva indica el valor del operando, y el bit de validez (VS1 o VS2) se establece a 1. V. F.

La Estación de Reserva permite la emisión fuera de orden, ya que una instrucción pasa a ejecutarse tan pronto como tiene sus operandos disponibles y la Unidad Funcional correspondiente está libre, sin importar su posición en la cola de instrucciones. V. F.

El campo Rdestino en la Estación de Reserva indica la línea del Buffer de Renombrado (ROB) donde se renombrará el registro destino de la instrucción. V. F.

Los saltos incondicionales (como JAL o CALL) son el tipo de salto que más impacta negativamente el rendimiento de un procesador superescalar, debido a la incertidumbre sobre la dirección de destino. V. F.

La predicción estática es el método más simple y se basa en el historial de ejecución del programa, utilizando hardware adicional como la BHT. V. F.

Una de las estrategias de predicción estática es la "Predicción por dirección", donde los saltos hacia atrás (típicos de bucles) se predicen como tomados. V. F.

El Branch Target Buffer (BTB) es una memoria que almacena el destino de saltos tomados recientemente, permitiendo que la etapa de búsqueda (IF) obtenga el PC destino predicho en paralelo con la decodificación. V. F.

Para reducir los errores de oscilación en la predicción de saltos, la BHT (Branch History Table) utiliza contadores saturados de 2 bits que evitan que un fallo aislado cambie inmediatamente la predicción dominante. V. F.

Un fallo en la predicción de saltos en un procesador fuera de orden es muy costoso, pudiendo implicar pérdidas de entre 10 y 20 ciclos. V. F.

Si la predicción de un salto resulta falsa, se realiza un "flush" (vaciar) del pipeline, y el ROB y las estaciones de reserva invalidan todas las instrucciones especulativas cargadas después del salto mal predicho. V. F.

Los predictores híbridos combinan diferentes técnicas (como local y global) y utilizan un meta-predictor para determinar cuál de los subpredictores tiene mayor fiabilidad en cada caso. V. F.