TAI BLOQUE 2 TEMA 1

¿Cuál de los siguientes tipos de memoria ROM permite borrar y reprogramar su contenido utilizando exclusivamente impulsos eléctricos?. EEPROM. MASK ROM. PROM. UV-EPROM.

En las placas base modernas, ¿qué tecnología de firmware sustituye tradicionalmente a la antigua BIOS para gestionar tablas de partición avanzadas y arranque rápido?. MBR. UEFI. CMOS. POST.

¿Qué componente de la CPU se encarga de dirigir la secuencia de los pasos a seguir para la ejecución de una instrucción?. La Unidad Aritmético-Lógica (ALU). Los registros de propósito general. La Unidad de Control (UC). La memoria Caché L1.

En la arquitectura de von Neumann, ¿qué elemento almacena tanto los datos como las instrucciones de los programas?. Unidades de E/S separadas. Una memoria principal única compartida. Dos memorias físicas estrictamente incomunicadas entre sí. El bus de control exclusivamente.

¿Cuál es la principal característica diferencial de la arquitectura Harvard frente a la de von Neumann?. Utiliza memorias y buses físicamente independientes para datos y para instrucciones. No emplea microprocesadores multinúcleo. Carece de unidad aritmético-lógica. Está diseñada únicamente para dispositivos de almacenamiento secundario.

En el ciclo de instrucción de un procesador, ¿qué registro contiene permanentemente la dirección de memoria de la siguiente instrucción a ejecutar?. Registro de Instrucción (RI). Registro Acumulador (AC). Contador de Programa (PC - Program Counter). Registro de Datos en Memoria (MBR).

¿Qué bus del microprocesador es de tipo bidireccional y se encarga de transportar las órdenes de control y sincronización hacia el resto de componentes?. Bus de datos. Bus de direcciones. Bus de control. Bus local interno de la ALU.

Si un sistema dispone de un bus de direcciones de 32 bits, ¿cuál es la capacidad máxima teórica de memoria principal direccionable?. 1 GB. 2 GB. 4GB. 16GB.

¿Qué tipo de memoria caché se encuentra normalmente integrada dentro del propio encapsulado del núcleo del procesador y ofrece la mayor velocidad de acceso?. Caché L3. Caché L1. Memoria RAM estática externa. Memoria ROM de arranque.

Respecto a las tecnologías de memoria principal, ¿en qué se diferencian principalmente las memorias SRAM de las DRAM?. La SRAM es más lenta y económica que la DRAM. La DRAM necesita un refresco periódico de sus condensadores, mientras que la SRAM utiliza biestables (flipflops) y no requiere refresco. La SRAM es volátil y la DRAM es no volátil. La DRAM se utiliza exclusivamente para la caché L1.

Cuál de los siguientes tipos de memoria ROM permite el borrado de su contenido mediante la exposición a luz ultravioleta intensa?. EEPROM. Flash ROM. EPROM. PROM programable una sola vez.

¿Qué se entiende por la técnica de "Pipelining" (segmentación) en la ejecución de instrucciones de una CPU?. Duplicar físicamente el número de procesadores en la placa base. Solapar la ejecución de varias fases de distintas instrucciones de forma secuencial solapada para incrementar el rendimiento. Comprimir las instrucciones en la memoria caché para ahorrar espacio. Enrutar el tráfico de red mediante buses de alta velocidad.

¿Cuál es el objetivo principal de la tecnología Hyper-Threading (SMT - Simultaneous Multithreading)?. Dividir un núcleo físico en dos núcleos lógicos independientes que comparten los recursos de ejecución para maximizar su aprovechamiento. Aumentar masivamente la capacidad de la memoria RAM sin modificar la placa base. Reducir el consumo energético del procesador a cero en modo reposo. Eliminar por completo la necesidad de memoria caché L2.

En la clasificación taxonómica de Flynn, ¿qué arquitectura corresponde a un sistema que procesa múltiples flujos de datos mediante una única instrucción simultánea?. SISD. SIMD. MISD. MIMD.

¿Qué arquitectura de conjunto de instrucciones (ISA) se caracteriza por tener un conjunto reducido de instrucciones simples de longitud fija que se ejecutan en un solo ciclo de reloj?. CISC (Complex Instruction Set Computer). RISC (Reduced Instruction Set Computer). VLIW (Very Long Instruction Word). EPIC (Explicitly Parallel Instruction Computing).

¿Cuál de los siguientes estándares de bus de expansión interno y externo en placas base modernas ha sustituido casi por completo a los antiguos buses PCI y AGP por su alta velocidad mediante canales serie punto a punto?. ISA (Industry Standard Architecture). PCI Express (PCIe). IDE / PATA. Centronics paralelo.

¿Qué tecnología de interfaz para almacenamiento masivo utiliza habitualmente conexiones seriales con soporte para comandos AHCI y hot-plug en entornos de discos duros mecánicos y SSDs SATA?. SCSI paralelo. SATA (Serial ATA). NVMe (Non-Volatile Memory Express). ISA Bus.

¿Qué protocolo y interfaz está diseñado específicamente para aprovechar el bus PCI Express en unidades de estado sólido (SSD) de altísimo rendimiento, reduciendo drásticamente la latencia?. IDE. NVMe. USB 2.0. PS/2.

¿Qué función cumple el chip puente norte (Northbridge) en las arquitecturas clásicas de placas base basadas en chipset?. Controlar los puertos de baja velocidad como teclado, ratón y puertos serie. Gestionar la comunicación de alta velocidad entre la CPU, la memoria RAM y el bus gráfico (PCI Express/AGP). Gestionar la disquetera y los discos duros IDE primarios. Controlar la administración de energía avanzada ACPI exclusivamente.