Tema 4.1 AC UJA
COMENTARIOS |
ESTADÍSTICAS |
RÉCORDS
|
Título del Test:
 Tema 4.1 AC UJA Descripción: test épico |
Nuevo Comentario| Comentarios |
|---|
NO HAY REGISTROS |
|
La eficiencia del procesamiento en los procesadores segmentados (pipeline) es óptima, ya que las dependencias entre instrucciones no generan cuellos de botella. V. F. Una de las formas de aumentar el rendimiento del procesador es incrementar la profundidad del pipeline, lo que implica un ciclo de reloj más corto y, además, una menor probabilidad de que se produzcan los tres tipos de riesgos. V. F. Un procesador superescalar tiene una implementación capaz de procesar más de una instrucción, en la misma etapa, por ciclo de reloj. V. F. En una arquitectura superescalar, el IPE (Instrucciones Por Emisión) es siempre igual a 1. V. F. El diseño de procesadores superescalares tiende a presentar una microarquitectura más sencilla en comparación con los diseños clásicos debido a la paralelización de tareas. V. F. En el modelo superescalar de "cauces totalmente independientes", cada cauce suele estar diseñado para manejar un tipo específico de instrucción, como instrucciones de punto flotante o instrucciones enteras. V. F. El modelo superescalar más común implica múltiples cauces totalmente independientes, cada uno especializado en un tipo de instrucción. V. F. En un procesador superescalar, la emisión para la ejecución y la escritura en memoria/registros debe ser siempre ordenada, aunque la captación y decodificación pueda ser desordenada. V. F. La planificación estática de la emisión múltiple de instrucciones tiene al hardware (CPU) como protagonista principal. V. F. En la planificación estática, el compilador debe detectar y evitar los peligros/riesgos, agrupando las instrucciones que deben emitirse juntas en "paquetes de emisión" o issue slots. V. F. La arquitectura VLIW (Very Long Instruction Word) está relacionada con la planificación dinámica, ya que permite que la CPU especifique en tiempo de ejecución qué instrucciones se ejecutan en paralelo. V. F. La ventana de instrucciones (o estación de reserva) es una estructura de datos esencial en la planificación dinámica que mantiene instrucciones en espera, listas para recibir sus operandos. V. F. Una de las principales ventajas de la planificación dinámica es su capacidad para adaptarse a condiciones en tiempo real, basándose en factores como la disponibilidad de datos y la carga de trabajo actual. V. F. La política de emisión fuera de orden en la planificación dinámica permite que una instrucción se emita tan pronto como tenga sus operandos disponibles y la unidad funcional necesaria esté disponible. V. F. |